





#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Group Art Unit :

2815

Applicants

Kazuo AOYAMA, et al.

Serial No.

09/754,632

Filed

January 4, 2001

For

FUNCTION RECONFIGURABLE SEMICONDUCTOR DEVICE

AND INTEGRATED CIRCUIT CONFIGURING THE SEMI-

CONDUCTOR DEVICE

Assistant Commissioner for

Patents

Washington, D.C. 20231

CLAIM TO CONVENTION PRIORITY UNDER 35 U.S.C. 119

SIR:

A claim to the Convention Priority Dates of the following Japanese Patent Applications was made at the time this United States application was filed.

## Application No.

<u>Filed</u>

2000-005942

January 7, 2000

2000-031557

February 9, 2000

2000-080022

March 22, 2000

In order to complete the claim to Convention Priority

Dates under 35 U.S.C. 119, a certified copy of each of these

Japanese Applications is enclosed herewith.

Respectfully submitted,

KENYON & KENYON

Edward W. Greason Reg. No. 18,918

One Broadway New York, N.Y. 10004 (212) 425-7200

Dated: April 3, 2001

N i 11 363848 v 1



# PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application:

January 7, 2000

Application Number:

Japanese Patent Application

No. 2000-005942

Applicant(s):

NIPPON TELEGRAPH AND TELEPHONE

CORPORATION

March 2, 2001

Commissioner,

Patent Office

Kouzo Oikawa

(Seal)

Certificate No.2001-3013412

# 日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 1月 7日

出 願 番 号 Application Number:

特願2000-005942

出 願 人 Applicant (s):

日本電信電話株式会社

2001年 3月 2日

特許庁長官 Commissioner, Patent Office





# 特2000-005942

【書類名】

特許願

【整理番号】

NTTH116074

【提出日】

平成12年 1月 7日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/765

H01L 21/77

【発明の名称】

関数機能構成データ保持方法及びその方法を用いた集積

回路

【請求項の数】

16

【発明者】

【住所又は居所】

東京都千代田区大手町二丁目3番1号

日本電信電話株式会社内

【氏名】

青山 一生

【発明者】

【住所又は居所】

東京都千代田区大手町二丁目3番1号

日本電信電話株式会社内

【氏名】

澤田 宏

【発明者】

【住所又は居所】

東京都千代田区大手町二丁目3番1号

日本電信電話株式会社内

【氏名】

名古屋 彰

【発明者】

【住所又は居所】

東京都江東区越中島1丁目3番-16-411

【氏名】

柴田 直

【発明者】

【住所又は居所】

アメリカ合衆国 メリーランド州 ポトマック市 ベル

ズミル通 8913

【氏名】

中島 和生

【特許出願人】

【識別番号】

000004226

【氏名又は名称】

日本電信電話株式会社

【代表者】

宮津 純一郎

【代理人】

【識別番号】

100075753

【弁理士】

【氏名又は名称】

和泉 良彦

【電話番号】

03-3214-0502

【選任した代理人】

【識別番号】

100068353

【弁理士】

【氏名又は名称】

中村 純之助

【電話番号】

03-3214-0502

【選任した代理人】

【識別番号】

100081341

【弁理士】

【氏名又は名称】

小林 茂

【電話番号】

03-3214-0502

【手数料の表示】

【予納台帳番号】

084480

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】

9706386

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 関数機能構成データ保持方法及びその方法を用いた集積回路 【特許請求の範囲】

# 【請求項1】

基板上に第1の導電型の半導体領域を有し、該半導体領域内に設けられた第1の半導体とは異なる第2の半導体であるソース及びドレイン領域を有し、前記ソース及びドレイン領域を隔てる領域上に絶縁膜を介して設けられた電気的にフローティング状態とみなせることが可能であるフローティングゲート電極を有し、導通と遮断または電気的に高インピーダンスの2つの状態を取り得る素子を介して、該フローティングゲート電極が、予め設定された電位を有する端子であるフローティングゲート初期電位設定端子に接続される構造を有し、前記フローティングゲート電極と絶縁膜を介して容量結合する複数の入力ゲートを有する半導体素子を、スイッチ付きニューロンMOSトランジスタと呼んだ時、

前記スイッチ付きニューロンMOSトランジスタを少なくとも1つ以上有する集 積回路の、製造過程または製造後の少なくとも何れか一方の時期において、関数 機能を定めるデータである関数機能構成データを、

第1のベクトルと第2のベクトルとの和から第3のベクトルを差し引いた値として保持することを特徴とし、

ここで前記第1のベクトルは、前記フローティングゲート電極がフローティング ゲート電極初期電位設定端子から遮断または高インピーダンスの状態にある時、 すなわち、関数処理を実行中の入力ゲート電極の電位を要素とするベクトルであ り、

前記第2のベクトルとは、前記フローティングゲート電極がフローティングゲート電極初期電位設定端子に接続されている時の該フローティングゲート電極の電 位を要素とするベクトルであり、

前記第3のベクトルとは、前記フローティングゲート電極がフローティングゲート電極初期電位設定端子から遮断されるか、または該フローティングゲート電極 初期電位設定端子に対して高インピーダンスになるかのいずれかの状態になる時刻の入力ゲート電極の電位を要素とするベクトルである

集積回路。

# 【請求項2】

基板上に第1の導電型の半導体領域を有し、該半導体領域内に設けられた第1の半導体とは異なる第2の半導体であるソース及びドレイン領域を有し、前記ソース及びドレイン領域を隔てる領域上に絶縁膜を介して設けられた電気的にフローティング状態とみなせることが可能であるフローティングゲート電極を有し、導通と遮断または電気的に高インピーダンスの2つの状態を取り得る素子を介して、該フローティングゲート電極が、予め設定された電位を有する端子であるフローティングゲート初期電位設定端子に接続される構造を有し、前記フローティングゲート電極と絶縁膜を介して容量結合する複数の入力ゲートを有する半導体素子を、スイッチ付きニューロンMOSトランジスタと呼んだ時、

前記スイッチ付きニューロンMOSトランジスタを少なくとも1つ以上有する集 積回路の、製造過程又は製造後の少なくとも何れか一方の時期において、関数機 能を定める関数機能構成データを、

関数処理実行中に前記スイッチ付きニューロンMOSトランジスタの各入力ゲート電極に誘起される電荷量の和と、

前記フローティングゲート電極とフローティングゲート電極初期電位設定端子が接続状態から遮断状態又は電気的に高インピーダンスの状態に切り替わるときに、該フローティングゲート電極に蓄積されている電荷量との差として保持することを特徴とする集積回路。

#### 【請求項3】

請求項1及び請求項2において、

正整数nの要素を有する関数機能構成データを保持する際に、

正整数i個の入力端子を有する集積回路中に含まれる1つ以上の前記スイッチ付きニューロンMOSトランジスタの中において、

少なくとも1つのスイッチ付きニューロンMOSトランジスタのフローティング ゲート電極がフローティングゲート電極初期電位設定端子に接続される第1の時 刻と、

前記スイッチ付きニューロンMOSトランジスタの中の全てのスイッチ付きニュ

ーロンMOSトランジスタがフローティングゲート電極初期電位設定端子から遮断されるか、または該フローティングゲート電極初期電位設定端子に対して電気的に高インピーダンスになる第2の時刻との期間である初期化に要する時間を、各々任意の時間に設定された正整数 j 個の時間軸上の区間にわけ、i+j≥nを満たすように設定し、

集積回路におけるi個の入力端子と初期化に要する時間のj個の時間軸上の区間 で形成される2次元平面上における予め設定された領域に重なりなく、関数機能 構成データの各要素を配置することにより、

関数機能構成データを入力端子数と初期化に要する時間中の区間で形成される 2 次元平面上に分散し保持すること

を特徴とする集積回路。

# 【請求項4】

請求項1において、

第1のベクトルの要素を論理的に1または0の2値、または多値、または連続的な値のいずれかで与え、

第2のベクトルの要素を論理的に1または0の2値、または多値、または連続的 な値のいずれかで与え、

第3のベクトルの要素を論理的に1または0の2値、または多値、または連続的 な値のいずれかで与えること

を特徴とする集積回路。

# 【請求項5】

請求項1及び請求項4において、

関数機能構成データ、第1のベクトル、第2のベクトル及び第3のベクトルの電 気的表現形式として、

前記集積回路の外部より供給される電位または該集積回路内部において生成され た電位の少なくともいずれか一方を用いること

を特徴とする集積回路。

# 【請求項6】

基板上に第1の導電型の半導体領域を有し、該半導体領域内に設けられた第1

の半導体とは異なる第2の半導体であるソース及びドレイン領域を有し、前記ソ ース及びドレイン領域を隔てる領域上に絶縁膜を介して設けられた電気的にフロ ーティング状態と見做せることが可能であるフローティングゲート電極を有し、 導通と遮断または電気的に髙インピーダンスの2つの状態を取り得る素子を介し て、該フローティングゲート電極が、予め設定された電位を有する端子であるフ ローティングゲート初期電位設定端子に接続される構造を有し、前記フローテイ ングゲート電極と絶縁膜を介して容量結合する複数の入力ゲートを有する半導体 素子を、スイッチ付きニューロンMOSトランジスタと呼んだ時、前記スイッチ 付きニューロンMOSトランジスタを少なくとも1つ以上有する集積回路におい て、スイッチ付きニューロンMOSトランジスタのフローティングゲート電極を 予め第2の電位に設定された前記フローティングゲート電極初期電位設定端子に 接続し、この接続状態が維持されている期間に、スイッチ付きニューロンMOS トランジスタの1つ以上の入力ゲート電極に予め設定された1つ以上の要素で構 成される第3の電位を印加し、該フローティングゲート電極が該フローティング ゲート電極初期電位設定端子の電位に等しいと見做せる電位になった時に、該フ ローティングゲート電極を該フローティングゲート電極初期電位設定端子から遮 断するか、または該フローティングゲート電極初期電位設定端子に対して電気的 に髙インピーダンスにするか、の少なくともいずれか一方を行い、該フローティ ングゲート電極を電気的にフローティング状態と見なせる状態にし、予め設定さ れた1つ以上の要素で構成された第1の電位を該入力ゲート電極に印加すること により、

関数機能を定める構成データを保持すること を特徴とする関数機能構成データ保持方法。

# 【請求項7】

請求項1乃至請求頂5において、

前記スイッチ付きニューロンMOSトランジスタを含むインバータ機能を有する 回路であるスイッチ付きニューロンMOSインバータの多段接続を有する集積回 路において、

該集積回路中に含まれるニューロンMOSインバータ中の少なくとも1つのニュ

ーロンMOSトランジスタのフローティングゲート電極がグランド電位を有する 端子とスイッチを介して接続可能な構造を有し、フローティングゲート電極とグ ランド電位を有する端子が接続状態である時に、該ニューロンMOSトランジス タの入力ゲート電極の中の少なくとも1つの入力ゲート電極から予め設定された 電位を入力し、該電位の入力が継続している間に、フローティングゲート電極と グランド電位を有する端子を遮断状態または電気的に高インピーダンスの状態に し、フローティングゲート電極がフローテイングと見做せる状態の時に該入力ゲート電極に該設定された電位の入力を止め、該入力ゲート電極に電源電位を供給 することにより、関数機能構成データを保持すること を特徴とする集積回路。

#### 【請求項8】

請求項1乃至請求項5において、

前記スイッチ付きニューロンMOSトランジスタを含むインバータ機能を有する 回路であるスイッチ付きニューロンMOSインバータの多段接続を有する集積回 路において、

該集積回路中に含まれるニューロンMOSインバータ中の少なくとも1つのニューロンMOSトランジスタのフローティングゲート電極が電源電位を有する端子とスイッチを介して接続可能な構造を有し、フローティングゲート電極と電源電位を有する端子が接続状態である時に、該ニューロンMOSトランジスタの入力ゲート電極の中の少なくとも1つの入力ゲート電極から予め設定された電位を入力し、該電位の入力が継続している間に、フローティングゲート電極と電源電位を有する端子を遮断状態または電気的に高インピーダンスの状態にし、フローティングゲート電極がフローティングと見做せる状態の時に該入力ゲート電極に該設定された電位の入力を止め、該入力ゲート電極にグランド電位を供給することにより、関数機能構成データを保持すること

を特徴とする集積回路。

## 【請求項9】

請求項1乃至請求頂5において、

前記スイッチ付きニューロンMOSトランジスタを含むインバータ機能を有する

回路であるスイッチ付きニューロンMOSインバータの多段接続を有する集積回 路において、

該集積回路中に含まれるニューロンMOSインバータ中の少なくとも1つのニューロンMOSトランジスタのフローティングゲート電極が予め設定された第2の電位を有する端子とスイッチを介して接続可能な構造を有し、

フローティングゲート電極と第2の電位を有する端子が接続状態である時に、該 ニューロンMOSトランジスタの入力ゲート電極において、関数処理されるべき 信号が入力されるゲート電極である入力信号ゲート電極の中の少なくとも1つの 入力信号ゲート電極に予め設定された第3の電位を入力し、

該電位の入力が継続している間に、フローティングゲート電極と第2の電位を有する端子を遮断状態または電気的に高インピーダンスの状態にし、フローティングゲート電極がフローティングと見做せる状態の時に該入力信号ゲート電極に第3の電位の入力を止め、該入力信号ゲート電極に第1の電位を供給することにより、関数機能構成データを保持すること

# 【請求項10】

を特徴とする集積回路。

請求項1乃至請求項5および請求項7乃至請求項9において、

前記集積回路を1つ以上含む回路ブロックを複数個有し、該回路ブロック内に含まれる集積回路の関数機能を構成するデータの保持に関する処理を同時に行う こと

を特徴とする集積回路。

#### 【請求項11】

請求項1乃至請求項5および請求項7乃至請求項9において、

関数機能を構成するデータを保持する際に、

集積回路の外部より多値電位または連続的な電位を与える、または、集積回路の内部において外部より与えられた電位から多値電位または連続的な電位を生成する、の少なくともいずれか一方を用いて供給される多値電位または連続的な電位を、関数機能構成データとして保持すること

を特徴とする集積回路。

# 【請求項12】

請求項1乃至請求項5、及び請求項11において、

関数機能を構成可能な集積回路の外部より与えられた電位から、該集積回路内部 に設けられたスイッチとインピーダンスを有する素子で構成されたインピーダン ス回路網を用いて、多値電位または連続的な電位のいずれかを生成し、該多値電 位または連続的な電位を保持すること

を特徴とする集積回路。

# 【請求項13】

請求項12において、

前記インピーダンス回路網として、異なる電位を有する第1の端子と第2の端子の2つの端子間に直列に接続された抵抗を有する素子及びこの各素子間の端子と前記ニューロンMOSトランジスタの入力ゲート電極とを接続するスイッチより構成される回路を用いること

を特徴とする集積回路。

# 【請求項14】

請求項12において、

前記インピーダンス回路網として、異なる電位を有する第1の端子と第2の端子の2つの端子間に各々スイッチを有する容量を並列に接続し、該並列容量の2つの端子のいずれか一方が、第1の端子と前記スイッチ付きニューロンMOSトランジスタの入力ゲート電極中の1つとスイッチを介して接続される構造を有する、または、第2の端子と前記スイッチ付きニューロンMOSトランジスタの入力ゲート電極中の1つとスイッチを介して接続される構造を有する、回路構成を用いること

を特徴とする集積回路。

## 【請求項15】

請求項1乃至請求項5および請求項7乃至請求項9において、

関数機能を構成するデータを保持する際に、

集積回路の外部から供給された電位または集積回路内部で生成された電位の少な くともいずれか一方を用い、電位の供給が継続されている時間、即ち、電位が供 給される時間幅を用いて、多値または連続的な値を表現し、関数機能構成データ を、多値または連続的な値を電荷量として保持すること を特徴とする集積回路。

# 【請求項16】

請求項15において、予め設定された電位が供給される時間幅を用いて多値ま たは連続的な値を表現する際に、

前記ニューロンMOSトランジスタの入力ゲート電極とフローティングゲート電極間の容量及び、該容量よりも信号経路上、前段に設けられた抵抗を有する素子及び容量を有する素子で構成された抵抗と容量から構成された回路網を用いて、前記予め設定された電位が供給される時間幅を制御し、多値または連続的な値を生成し、保持すること

を特徴とする集積回路。

# 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は、集積回路とその設計方法に係り、特に、集積回路製造後であっても 集積回路中に関数を構成することが可能である集積回路において、関数を構成す るデータを保持する方法とその集積回路に関するものである。

[0002]

## 【従来の技術】

製造した後に関数機能の書き込み又は、消去を行うことが可能である集積回路の実現形態として、主に論理的に1又は0の2値で表現される信号を用いた論理処理を行う様々な論理機能構成可能集積回路(以降、プログラマブルハードウェア又は、構成可能ハードウェアとも呼ぶ)が提案されている。集積回路において、論理機能を可変にする部分には、入出力部(以下I/O部)、配線接続部、論理部などがある。この中でも論理部の構成方法にはハードウェア設計と製造に用いられる技術の特徴が現れている。代表的な構成方法としては、図49に示すようなLUT型(Look-up Table)、図50に示すようなマルチプレクサ型(Multiplexer-Based Block)、図51に示すようなPLA(Programmable Logic Array

)がある。

[0003]

図49に示すLUT型はSRAMで代表される記憶素子又は記憶回路で構成されており、記憶素子又は記憶回路において論理機能構成データ(コンフィギュレーションデータとも呼ぶ)を保持している。論理部がSRAMにより構成されている場合を例としてLUT型の特徴を説明する。論理部がSRAMで構成されているために、標準的なCMOSプロセスで製造が可能であり、SRAMに保持されているデータにより論理機能が構成されるために、容易に論理を構成でき、原理上、無限回の書き換えが可能であるという利点を持つ。しかしながら、正整数 n入力変数の論理を実現するためには、2 <sup>n</sup>個のSRAMが必要となり、チップ中に大きい面積を必要とする。また、電源の供給がなくなると、SRAMに保持されているデータが消えるというデータの揮発性という特徴のために、常にデータを保持するためには、外部に付加的なROMが必要となる。

# [0004]

一方、図50に示すようなマルチプレクサ型では、マルチプレクサの多段論理構成により可変論理を実現する。LUT型の場合と同様に全てのブール関数を実現することが可能となるが、マルチプレクサ型の場合は、論理機能構成データを保持するために、マルチプレクサの他に記憶素子または記憶回路が必要となる。この記憶素子又は記憶回路としてはアンチヒューズや1ビットSRAMなどが用いられる。一般的には、多段論理を高速に動作させるために、前者がよく用いられているが、一度論理機能を構成した後で再構成を行うことは困難である。後者の場合は、LUT型と同様、正整数n入力変数の論理を実現するためには少なくとも2<sup>n</sup>個のSRAMが必要となり、チップ中に大きい面積を必要とする。

[0005]

図51に示すようなPLAにおいては、全てのブール関数はANDとORから構成可能であるということに基礎を置き、ANDアレイとORアレイの接続状態により論理を構成する。すなわち、PLAは積和形論理を実現する。各々のアレイ内での配線の接続はアンチヒューズ、EPROM、EEPROM、SRAMなどの記憶素子または記憶回路を用いて行われている。アンチヒューズの場合は、

比較的高速に動作するという利点を持つが、一度論理を構成した後の再構成は原理的に困難であるという問題がある。EPROMとEEPROMの場合は、ANDアレイ、ORアレイの他に論理機能構成データを保持するためだけに、これら記憶素子のための面積が必要になる。また、論理機能構成データの書き換えのために、一般的に専用のデータ書き込み器又は消去器が必要であり、論理機能の再構成を短時間で高速にかつ容易に行うことは困難である。特に、EPROMの場合は論理機能の書き換えのためには紫外線の照射が必要であり、論理機能の再構成は容易ではない。また、EEPROMの場合はEPROMよりもメモリセルの大きさが大きくなり、その上、データの書き込み及び消去にトンネル電流を使用しているためにデータの書き込み及び消去を高速に行うことは困難である。

[0006]

以上、代表的なプログラマブルハードウェアの論理部の構成方法とその論理機能構成データの保持方法を説明した。前記以外のプログラマブルハードウェアも 論理機能の実現方法が異なるだけで、論理機能構成データを保持するためには、 同様に論理機能構成データ保持のための記憶素子又は記憶回路を有している。

[0007]

既存のプログラマブルハードウェアは、入出力信号として論理的に1又は0で表現される2値を用いたデジタル信号処理装置という位置付けであり、プログラマブルハードウェアの論理機能構成データも入出力信号と同様に2値で保持される。2値で表現された信号を用いるデジタル信号の論理関数処理のみならず、多値で表現された入出力信号の関数処理やアナログ値で表現された信号の関数処理を行うことも可能である高機能型プログラマブルハードウェアの設計、開発を指向した場合、関数機能構成データとして2値を保持する方法のみでは集積回路の構成方法において柔軟性に欠ける。また、入出力信号が2値であっても、内部処理において多値やアナログ値を利用可能な回路構成を用いることで全ての処理を2値で行う集積回路に比べてより小さい面積で同じ機能を実現できる可能性がある。

[0008]

以上、プログラマブルハードウェアにおける論理機能構成データ保持は、SR

AMにより行われる場合は面積が大きくなり、アンチヒューズの場合は再構成が 困難であり、EPROM、EEPROMの場合は一般的に書き換えに専用器が必 要であり、再構成を高速に行うことが困難であるという問題があり、更にプログ ラマブルハードウェアの高機能化を指向する際に柔軟性を欠くという問題もある 事について説明した。

# [0009]

一方、全ての論理関数は、しきい論理で表現でき、しきい素子の重みと閾値の調整及びしきい素子の多段接続により実現可能であることが知られている。しきい論理を効率よく実現できるしきい素子の一つにニューロンMOSトランジスタがある。例として、文献1「Tadashi Shibata and Tadahiro Ohmi, A Functional MOS Transistor Featuring Gate-Level Weighted Sum and Threshold Operations, IEEE Transactions on Electron Devices, Vol. 39, No, 6, pp. 1444-1455, 1992」がある。文献1中より、ニューロンMOSトランジスタの構造およびレイアウト、及び極性の異なる伝導型を持つ2つのニューロンMOSトランジスタを用いた相補型ニューロンMOSインバータと呼ばれる回路を図52に示す。標準的な相補型MOSインバータ(以下CMOSインバータ)と類似の構造を持つ相補型ニューロンMOSインバータを以降、ニューロンMOSインバータと呼ぶ。

## [0010]

このような構造を有するニューロンMOSトランジスタ及びそれを用いた回路については、特開平6-77427号公報および特開平7-161942号公報においてその基本構造が開示されている。前者の公開公報においてはブール関数生成用の論理機能は、集積回路製造工程中において配線形成用マスクを用いて形成されており、製造後においての論理機能の再構成は不可能であった。これはいわば、ゲートアレーの概念に対応したものであり、従って、集積回路製造後に論理機能を再構成するためのスイッチ等が組み込まれた配線、又は論理機能を構成するための記憶素子や記憶回路を設ける、または論理機能構成データの保持方法

を開示する、といった本発明の基本事項に関する発想は示されていない。また、 後者の公開公報において開示されている構造は、ニューロンMOSトランジスタ のフローティングゲートをある電位を有する端子にスイッチを介して接続し、フ ローティングゲートに蓄積される不要な電荷を除去することにより、ニューロン MOSトランジスタの信頼性向上を目的としたものである。演算機能についても 若干触れられているが、本発明におけるような関数機能構成データの保存方法に ついては記述されていない。

# [0011]

このニューロンMOSトランジスタを用いて構成したニューロンMOS回路を用いて、特定の数の入力数に対して、ブール関数を表現できることが、文献2「Tadashi Shibata, Koji Kotani and Tadahiro Ohmi, Real-Time Reconfigurable Logic Circuits Using Neuron MOS Transistors, IEEE International Solid-State Circuits Conference, FA15.3, pp. 238-239, 1993」で示されている。しかしながら、ブール関数を選択する信号は集積回路外部から直接供給されており、論理機能構成データ又は関数機能構成データの保持をニューロンMOS回路を用いて行うという概念は上記の文献2には提案されていない。

## [0012]

## 【発明が解決しようとする課題】

以上説明したように、従来、プログラマブルハードウエアにおいては、実現すべき論理機能の再構成を可能とするためには、LUT型のようにSRAM等のデータ書き込み及び消去が可能な記憶回路で構成された、集積回路上に多大な面積を必要とする可変論理部が必要であるか、またはマルチプレクサ型及びPLAのように、原理的に論理機能の再構成が極めて困難であるアンチヒューズや書き込み又は消去時に専用の装置を要するEPROM等の論理機能の主構成要素以外の記憶素子が必要であり、特に後者においては論理機能の再構成を容易に短時間で行えないという問題があった。

# [0013]

このため、可変論理部として論理機能の主構成要素以外の記憶素子又は記憶回路の面積が不必要であり、短時間で容易に論理機能を再構成することが可能である集積回路の実現が望まれていた。本発明は、プログラマブルハードウェアにおける論理機能構成データを保持するために必要なSRAM等の記憶素子及び記憶回路の数を低減する又は使用しないことで面積使用効率を向上し、かつ論理機能を包含する関数機能の再構成を短時間に容易に行うことを可能とし、プログラマブルハードウェアの高機能化も可能にする方法とその方法を用いた集積回路を提供することを目的としている。

# [0014]

# 【課題を解決するための手段】

前記の目的を達成するために、本発明においては以下の手段を開示している。 請求項1においては、「従来の技術」の項において述べたニューロンMOSト ランジスタのフローティングゲートを或る電位を有する端子にスイッチを介して 接続した構成とし、これをスイッチ付きニューロンMOSトランジスタと呼ぶこ とにする。このスイッチ付きニューロンMOSトランジスタを少なくとも1つ以 上有する集積回路の、製造過程または製造後の少なくとも何れか一方の時期にお いて、上記のフローティングゲート電極がフローティングゲート電極初期電位設 定端子から遮断または高インピーダンスの状態にある時、関数機能を定めるデー タである関数機能構成データを、関数処理を実行中の入力ゲート電極の電位を要 素とする第1のベクトルとし、前記フローティングゲート電極がフローティング ゲート電極初期電位設定端子に接続されている時のフローティングゲート電極の 電位を要素とする第2のベクトルとし、上記フローティングゲート電極がフロー ティングゲート電極初期電位設定端子から実質的に遮断状態となる時刻の入力ゲ ート電極の電位を要素とする第3のベクトルとして、これら第1のベクトルと第 2のベクトルとの和から第3のベクトルを差し引いた値として保持する回路につ いて開示したものである。なお、回路上の物理的各ベクトルの要素数が不一致で ある場合は、ベクトルの演算を可能とするために、最大要素数を有するベクトル の要素数に一致するように回路構成を考慮し、少ない要素数を有するベクトルの 要素数を増加させることが必要である。

# [0015]

請求項2においては、「従来の技術」の項において述べたニューロンMOSトランジスタのフローティングゲートを或る電位を有する端子にスイッチを介して接続した構成とし、これをスイッチ付きニューロンMOSトランジスタと呼ぶことにする。このスイッチ付きニューロンMOSトランジスタを少なくとも1つ以上有する集積回路の、製造過程または製造後の少なくとも何れか一方の時期において、所望の関数機能を実現し、その状態を継続するための手段として、関数処理実行中にスイッチ付きニューロンMOSトランジスタの各入力ゲート電極に誘起される電荷量の和と、上記のフローティングゲート電極とフローティングゲート初期電位設定端子が接続状態から遮断状態又は電気的に高インピーダンスの状態に切り替わる時にフローティングゲート電極に蓄積されている電荷量との差として保持する回路について開示している。

# [0016]

請求項3においては、上記の請求項1及び請求項2の内容で、ベクトル表示された関数機能構成データをスイッチ付きニューロンMOSトランジスタの入力端子の数と、予め設定された時間軸上の区間とで構成された2次元平面上に互いに重複することの無いように分散し保持する回路について開示している。

#### [0017]

請求項4においては、「従来の技術」の項で述べたように、従来のプログラマブルハードウエアは2値のみを使用しており、これ以外の値を利用する機能を有していなかったことに鑑み、上記請求項1において、第1、第2、第3の各ベクトルを2値、または多値、または連続的な値のいずれかで与える構成について開示している。

#### [0018]

請求項5については、請求項1及び請求項4において、関数機能構成データベクトル、第1のベクトル、第2のベクトル及び第3のベクトルの電気的表現形式として、集積回路の外部より供給される電位またはこの集積回路内部において生成された電位のいずれかを用いる構成について開示している。

# [0019]

請求項6においては、「従来の技術」の項において述べたニューロンMOSトランジスタのフローティングゲートを或る電位を有する端子にスイッチを介して接続した構成とし、これをスイッチ付きニューロンMOSトランジスタと呼ぶことにする。このスイッチ付きニューロンMOSトランジスタを少なくとも1つ以上有する集積回路において、フローティングゲート電極を予め第2の電位に設定されたフローティングゲート電極初期電位設定端子に接続し、この接続状態が維持されている期間に、スイッチ付きニューロンMOSトランジスタの1つ以上の入力ゲート電極に予め設定された1つ以上の要素で構成される第3の電位を印加し、フローティングゲート電極がフローティングゲート電極初期電位設定端子の電位に等しいと見做せる電位になった時に、このフローティングゲート電極を上記のフローティングゲート電極初期電位設定端子から実質的に遮断状態とし、これによりフローティングゲート電極を電気的にフローティング状態と見做せる状態にし、予め設定された1つ以上の要素で構成された第1の電位を入力ゲート電極に印加することにより、関数機能を定める構成データを保持する方法について開示したものである。

#### [0020]

請求項7においては、請求項1乃至請求項5で述べたスイッチ付きニューロンMOSトランジスタを含むインバータ機能を有する回路であるスイッチ付きニューロンMOSインバータの多段接続を有する集積回路において、この集積回路中に含まれるニューロンMOSインバータ中の少なくとも1つのニューロンMOSトランジスタのフローティングゲート電極がグランド電位を有する端子とスイッチを介して接続可能な構造を有する構成としている。このフローティングゲート電極とグランド電位を有する端子とが接続状態である時に、このニューロンMOSトランジスタの入力ゲート電極の中の少なくとも1つの入力ゲート電極から予め設定された電位を入力し、この電位の入力が継続している間に、フローティングゲート電極とグランド電位を有する端子を実質的に遮断状態にし、フローティングゲート電極がフローティングと見做せる状態の時に上記の入力ゲート電極に改定された電位の入力を止め、この入力ゲート電極に電源電位を供給することに設定された電位の入力を止め、この入力ゲート電極に電源電位を供給することに

より、関数機能構成データを保持する回路について開示している。

[0021]

請求項8においては、請求項1乃至請求項5で述べたスイッチ付きニューロンMOSトランジスタを含むインバータ機能を有する回路であるスイッチ付きニューロンMOSインバータの多段接続を有する集積回路において、この集積回路中に含まれるニューロンMOSインバータ中の少なくとも1つのニューロンMOSトランジスタのフローティングゲート電極が電源電位を有する端子とスイッチを介して接続可能な構造としている。ここで、フローティングゲート電極と電源電位を有する端子とが互いに接続状態である時に、前記のニューロンMOSトランジスタの入力ゲート電極の中の少なくとも1つの入力ゲート電極から予め設定された電位を入力し、この電位の入力が継続している間に、フローティングゲート電極と電源電位を有する端子を実質的に遮断状態にし、フローティングゲート電極がフローティングと見做せる状態になった時に入力ゲート電極に設定された電位の入力を止め、この入力ゲート電極にグランド電位を供給することにより、関数機能構成データを保持する構成の回路について開示している。

[0022]

請求項9については、請求項1乃至請求項5において、請求項1で述べたスイッチ付きニューロンMOSトランジスタを含む多段接続を有する集積回路において、この集積回路中に含まれるニューロンMOSインバータ中の少なくとも1つのニューロンMOSトランジスタのフローティングゲート電極が予め設定された第2の電位を有する端子とスイッチを介して接続可能な構造としている。フローティングゲート電極と第2の電位を有する端子が接続状態である時に、このニューロンMOSトランジスタの入力ゲート電極において、関数処理されるべき信号が入力されるゲート電極である入力信号ゲート電極の中の少なくとも1つの入力信号ゲート電極に予め設定された第3の電位を入力し、この電位の入力が継続している間に、フローティングゲート電極と第2の電位を有する端子を遮断状態または電気的に高インピーダンスの状態にし、フローティングゲート電極がフローティングと見做せる状態の時に入力信号ゲート電極に第3の電位の入力を止め、入力信号ゲート電極に第1の電位を供給することにより、関数機能構成データを

保持する構成の集積回路について開示している。これは、関数機能構成データが入力されるゲート電極が限定されていないことを意味している。すなわち、関数機能構成データが入力される専用のゲート電極のみならず、関数処理される信号を入力するゲート電極からも入力可能であることを意味する。

# [0023]

請求項10については、請求項1乃至請求項5および請求項7乃至請求項9に おいて、前記の集積回路を1つ以上含む回路ブロックを複数個有し、この回路ブロック内に含まれる集積回路の関数機能を構成するデータの保持に関する処理を 同時に行う構成の集積回路について開示している。

# [0024]

請求項11については、請求項1乃至請求項5および請求項7乃至請求項9に おいて、関数機能を構成するデータを保持する際に、集積回路外部から多値電位 または連続的な電位を与えるか、または、集積回路内部において外部から与えら れた電位を用いて多値電位または連続的な電位を生成するか、の少なくともいず れか一方を用いて供給される多値電位または連続的な電位を、関数機能構成デー タとして保持する構成とした集積回路について開示したものである。

#### [0025]

請求項12については、請求項1乃至請求項5、及び請求項11において、関数機能を構成可能な集積回路の外部より与えられた電位から、この集積回路内部に設けられたスイッチと抵抗、容量、インダクタンス等インピーダンスを有する素子で構成されたインピーダンス回路網を用いて、多値電位または連続的な電位のいずれかを生成し、これら多値電位または連続的な電位から得られた特定の電位を関数機能構成データとして保持する構成を開示したものである。

#### [0026]

請求項13については、請求項12において、前記のインピーダンス回路網として、異なる電位を有する第1の端子と第2の端子の2つの端子間に直列に接続された抵抗を有する素子及びこの各素子間の端子と前記ニューロンMOSトランジスタの入力ゲート電極とを接続するスイッチより構成される回路について開示している。

# [0027]

請求項14については、請求項12において、上記のインピーダンス回路網として、異なる電位を有する第1の端子と第2の端子の2つの端子間に各々スイッチを有する容量を並列に接続し、これら並列容量の2つの端子のいずれか一方が、第1の端子あるいは、上記のスイッチ付きニューロンMOSトランジスタの入力ゲート電極中の1つのいずれか一方とスイッチを介して接続される構造を有するか、または、第2の端子あるいは、前記スイッチ付きニューロンMOSトランジスタの入力ゲート電極中の1つのいずれか一方とスイッチを介して接続される構造を有する回路構成について開示している。

#### [0028]

請求項15については、請求項1乃至請求項5および請求項7乃至請求項9に おいて、関数機能を構成するデータを保持する際に、集積回路の外部から供給された電位または集積回路内部で生成された電位の少なくともいずれか一方を用い、電位の供給が継続されている時間、即ち、電位が供給されている時間幅を用いて、多値または連続的な値を表現し、関数機能構成データとして、多値または連続的な値を電荷量として保持する構成の集積回路について開示している。

# [0029]

請求項16については、請求項15において、予め設定された電位が供給される時間幅を用いて多値または連続的な値を表現する際に、上記のニューロンMOSトランジスタの入力ゲート電極とフローティングゲート電極間の容量、及びこの容量よりも信号経路上、前段に設けられた抵抗を有する素子及び容量を有する素子で構成された抵抗と容量から構成された回路網を用いて、前記所定の電位が供給される時間幅を制御することにより、多値または連続的な値を生成し、保存する回路について開示している。

## [0030]

## 【作用】

本発明の関数機能構成データ保持方法及び本方法を用いた集積回路は、関数処理を行う回路自体に関数機能構成データを保持させるため、関数機能構成データを保持するためだけに必要な記憶素子又は記憶回路が不必要になり、集積回路に

おいて単位面積当たりに含まれる機能が増加し、面積使用効率を向上することが可能である。また、関数機能構成データの保持及び書き換えが電気的に高速に行われるために関数機能の再構成を容易に行うことが可能であり、プログラマブルハードウェアの可変関数機能部として使用する際には、関数機能を再構成したい部分以外が動作中であっても、その部分だけは再構成が出来るという動的関数機能再構成を実現することも可能にする。更に、論理的に1又は0で表現される2値のみならず、多値及び連続的な値をも保持することが容易であるため、プログラマブルハードウェアの高機能化も行うことが可能である。

[0031]

# 【発明の実施の形態】

# (実施の形態1)

プログラマブルハードウェアの可変論理部の主要要素を、図1に示すようなニューロンMOSインバータを2段接続にした回路構成を図2に示すn(n≥1)個の入力信号端子input[1]~input[n]、及びm(m≥1)個の制御信号端子ct1[1]~ct1[m]を有するニューロンMOS回路を用いて構成する。図2において出力信号端子を持つ最終段のニューロンMOSインバータをメインインバータ21、と呼び、このメインインバータ21の前段のニューロンMOSインバータをプリインバータ22、23、…、24と呼ぶことにする。この構成では、図2のプリインバータ22、23、…、24に入力される制御信号の組合せにより実現される論理を決めることが可能である。制御信号端子がm個ある場合は、2値入力の制御信号の組合せは2<sup>m</sup>通りある。この2<sup>m</sup>通りの組合せを、制御信号端子に新たに記憶素子又は記憶回路を設けることなく保持する方法とその方法を実現する回路例について、初めに具体的に2つの入力信号を使用する場合を導入して、説明する。

## [0032]

まず初めに、ニューロンMOSトランジスタのフローティングゲートの初期状態についての定義を行う。ここでは、次に述べる2つの場合をフローティングゲートが「基本的初期状態」にあると呼ぶ。すなわち、第1の場合は、ニューロンMOSインバータのフローティングゲートに製造直後から電荷が存在せず完全に

フローティングの状態であり、フローティングゲートと各MOSトランジスタのチャネル領域との間の容量値に比較してフローティングゲートと入力端子間の容量値の和が非常に大きい場合である。第2の場合は、ニューロンMOSインバータの入力信号および制御信号の入力側端子を全てグランド電位に固定した状態で、フローティングゲートをグランドに接続し、グランド電位に設定した後、このフローティングゲートをグランドから開放しフローティング状態にし、初期化した場合である。これら2つの場合をフローティングゲートが「基本的初期状態」にあると呼ぶ。

# [0033]

次に、具体的に2入力変数の場合を例として説明する。図2において入力信号 端子数をn=2、制御信号端子数をm=3にし、新たにスイッチA、スイッチB、スイッチCを付加した場合のメインインバータの入力部分を図3に示す。図3の入力部を持つニューロンMOS回路が、ある論理処理を行う場合、フローティングゲートが基本的初期状態にある時に必要な制御信号電位の組合せが、電源電位で規格化した規格化電位を用いた場合、

(Vctl[1], Vctl[2], Vctl[3]) = (1, 0, 1)

であるとする。この組合せのベクトル表現を関数機能構成データベクトルと呼ぶ。この規格化電位で表現された値は論理的な1及び0にも対応させることができる。また、図3においては電源電位及びグランド電位を回路動作の上限電位及び下限電位とし、電源電位により電位を規格化したが、上限電位及び下限電位をそれぞれ集積回路内で生成した前記以外の電位を用いることも可能である。図3に示すように、各々のプリインバータのフローティングゲート端子とグランド端子の間にスイッチAを設け、制御信号端子と各プリインバータの制御信号端子との間にスイッチBを設ける。これにより制御信号端子と各プリインバータの制御信号端子とを区別するために各プリインバータの制御信号端子を以下、制御信号端子入力側端子(ct1[1a],ct1[2a],ct1[3a])と呼ぶことにする。この各々のプリインバータの制御信号端子入力側端子(ct1[1a],ct1[2a],ct1[3a])と電源の間にスイッチCを設けた構成にする。動作はまず、スイッチCを開放し、スイッチAとスイッチBを接続する。スイッチAとスイッチBを接続する。スイッチAとスイッチBを接続することで、プリインバータ

のフローティングゲートの規格化電位は

(Vflt[1], Vflt[2], Vflt[3]) = (0, 0, 0)

になる。このベクトル表現を第2のベクトルと呼ぶ。2つの入力信号端子input[1], input[2]を共にグランド電位にし、制御信号端子ctl[1]~ctl[3]にフローティングゲートが基本的初期状態にある場合に必要となる制御信号の反転信号である規格化電位

(Vctl[1], Vctl[2], Vctl[3]) = (0, 1, 0)

を入力する。このベクトル表現を第3のベクトルと呼ぶ。この状態でスイッチA とスイッチBを開放することで、各々のブリインバータは制御信号の規格化電位 が上記の

(Vctl[1], Vctl[2], Vctl[3]) = (0, 1, 0) の状態で初期化されたことになる。

[0034]

次に、スイッチCを接続し、制御信号端子の全てを電源に接続する。この時、 プリインバータの制御信号端子入力側端子の実際の規格化電位は

(Vctl [1a], Vctl [2a], Vct [3a]) = (1, 1, 1)

である。このベクトル表現を第1のベクトルと呼ぶ。実際の制御信号端子入力側端子の規格化電位は前記の通りであるが、プリインバータのフローティングゲートからはフローティングゲートが基本的初期状態である場合に必要となる制御信号の規格化電位の組合せと等価にみえることになる。すなわち、関数機能構成データベクトルは第1のベクトルと第2のベクトルとの和と、第3のベクトルとの差として保持されていることになる。

[0035]

次に、この方法を一般化した場合について説明する。図4に示す構成において m個のプリインバータに対するm個の制御信号の電位、すなわち制御信号端子入 力側端子ctl[1a]~ctl[ma]、及びフローティングゲートflt[1]~flt[m]の電位 について次のように定義する。すなわち、各々のプリインバータのフローティングゲートをスイッチAにより接続される端子の規格化電位である第2のベクトルを (数1) 式で表す。

[0036]

【数1】

$$VElt = \begin{pmatrix} VElt[1] \\ VElt[2] \\ VElt[3] \\ \bullet \\ VElt[m] \end{pmatrix}$$
(数1)

[0037]

プリインバータのフローティングゲートflt[1]~flt[m]の規格化電位が(数1) 式である時にスイッチBが接続状態であり、スイッチCが開放状態又は遮断状態 である時に、制御信号端子に入力されている規格化電位である第3のベクトルV ctlを(数2)式で表す。

[0038]

【数2】

$$Vctl = egin{pmatrix} Vctl[1] \\ Vctl[2] \\ Vctl[3] \\ \bullet \\ \bullet \\ Vctl[m] \end{pmatrix}$$
 (数2)

[0039]

スイッチB及びスイッチAを開放状態又は、遮断状態にし、スイッチCを接続 状態にし、フローティングゲートflt[1]~flt[m]がフローティング状態である時 の制御信号端子のグランドに対する規格化電位である第1のベクトルVctlaを(数3)式で表す。

[0040]

【数3】

$$Vetla = egin{pmatrix} Vetl[1a] \\ Vetl[2a] \\ Vetl[3a] \\ \bullet \\ Vetl[(m)a] \end{pmatrix}$$
 (数 3 )

[0041]

フローティングゲートflt[1]~flt[m]からみた制御信号端子の相対的電位の規格 化電位であるベクトルをVrelとし、(数4)式で表す。

[0042]

【数4】

$$Vrel = egin{pmatrix} Vrel[1] \\ Vrel[2] \\ Vrel[3] \\ \bullet \\ Vrel[m] \end{pmatrix}$$
 (\$\forall 4\$)

[0043]

この時、次の(数5)式が成立する。

Vrel = Vctla + Vflt - Vctl

(数5)

今、保持したい関数機能構成データの規格化電位である関数機能構成データベクトルをVcfgとした場合、VcfgとVrelが等しい場合、関数機能構成データが保持されていることになる。すなわち、次の(数 6 )式の関係が成立する。

$$Vcfg = Vrel = Vctla + Vflt - Vctl$$
 (数6)

今、プリインバータの全ての制御信号端子の電位を電源電位に固定し、スイッチAが接続状態にある初期化時にプリインバータのフローティングゲートflt[1] ~flt[m]の電位をグランド電位に固定した場合、第1のベクトル、第2のベクトルは次の(数7)式および(数8)式で表される。

[0045]

# 【数7】

$$Vctla = \begin{pmatrix} 1\\1\\1\\\bullet\\\bullet\\1 \end{pmatrix} = E \tag{数7}$$

$$Vflt = \begin{pmatrix} 0 \\ 0 \\ 0 \\ \bullet \\ \bullet \\ 0 \end{pmatrix} = 0 \tag{38}$$

[0046]

従って、ある論理を実現するための初期化時の制御信号の規格化電位である第

3のベクトルは次の(数9)式になる。

$$Vctl = E + 0 - Vcfg = V' cfg$$
 (数9)

但し、V'ctlはVctlの各要素について1を0に置き換え、0を1に置き換えた電位ベクトルに相当する。ここまでは、ベクトルの要素として規格化電位を用いたが、規格化電位が1又は0の2値の場合、関数機能構成データベクトルの要素をブール変数と考えることもできる。要素をブール変数としてみた場合、V'ctlはVctlの反転である。これから、第1のベクトルがEであり、第2のベクトルが0である場合は、基本的初期状態において保持したい関数機能構成データベクトルの反転ベクトルを初期化時に第3のベクトルとして入力することで、関数機能構成データが保持されていることが判る。

# [0047]

従来の方法では、論理機能を構成するデータが1および0の両方を含むために、論理機能構成データを保持する記憶素子又は記憶回路により個別のデータ毎に保持する必要があった。本方法では、ニューロンMOSトランジスタを用いた集積回路において関数処理を行う際に、全ての制御信号端子の電位をある電位に固定する方法を用いているために、プリインバータ毎に新たな記憶素子及び記憶回路を必要としない。以上のことから、この方法によりニューロンMOS回路以外に新しく記憶素子及び記憶回路を設けることなく、ある論理を実現する制御信号の組合わせを保持できることが判る。

## [0048]

更に、制御信号電位を保持する動作を回路シミュレーションを用いて確認した

#### [0049]

回路シミュレーションの際には2つの入力信号と3つの制御信号を持つニューロンMOS回路を題材とした。その結果について説明する。図3中のプリインバータの1つに着目し、図3中のスイッチA、スイッチB、スイッチCを各々トランスミッションゲートTG-A、TG-B、TG-Cに置き換え、プリインバータの出力端子に出力バッファーを設けた回路を図5に示す。図5にはスイッチとしてトランスミッションゲートを用いる回路のみが記載されているが、これらの

トランスミッションゲートは1つのMOSトランジスタによるパストランジスタで代替することも可能である。図5中のトランスミッションゲートTGーA、TGーBの導通、遮断状態の切り替えはそれぞれのトランスミッションゲート制御信号端子(cpal, cnal)、(cpb1, cnb1)、(cpc2, cnc2)に印加される制御信号により行われる。これらの制御信号は、図5中の初期化信号端子 init の信号から標準CMOSインバータを用いて生成される。本シミュレーションにおいては、各トランスミッションゲートを制御するための信号を標準CMOSインバータを多段接続して生成しているが、各々の制御信号を全く別の回路で生成することも、外部から個別に供給することも可能である。図5中のTGーA、TGーBは同期して導通状態と遮断状態になり、TGーCはTGーA、TGーBの状態とは、ある遅延時間の後、導通、遮断の状態が反対の状態となる。

# [0050]

図5で示す回路において、制御信号の電位として、電源電位である1の状態を 保持する方法を図6を用いて説明する。時刻0に入力信号端子input[1]、input[ 2]、および制御信号端子ctl[1]をそれぞれグランド電位にし、トランスミッショ ンゲートTG-AとTG-Bを導通状態に、TG-Cを遮断状態にする。ある時 刻 t2(t2>0)において、TG-AとTG-Bを遮断状態に、次にTG-Cを導 通状態にする。時刻t2の後、制御信号端子ctl[1a]は電源電位になり、フローテ ィングゲートは制御信号端子入力側端子ctl[1a]との容量結合により、ある電位 になる。更に、時刻 t3 (t3>t2) において、入力信号端子input [2] の電位を電源 電位にする。この時、プリインバータの3つの入力端子中、2つの端子の電位が 電源電位になったため、プリインバータのしきい値電圧が電源電位の半分程度に 設定されていれば、プリインバータは電源電位の反転電位であるグランド電位近 傍の値を出力する。この時、図5において回路シミュレーションのためだけに付 加された出力バッファーの出力はプリインバータの出力信号の反転信号である電 源電位を出力している。このように、関数処理の際に必要な制御信号の電位1の 反転電位である 0 でフローティングゲートを初期化し、制御信号端子ctl [1a] を 電源に接続することで制御信号の保持を正しく行うができる。この動作を示す回 路シミュレーション結果を、横軸に時刻、縦軸に電位を取った図7に示す。図7

では、TG-A、TG-B、TG-Cの導通、遮断によりフローティングゲートの電位が変化し、入力信号端子input [2] の電位が電源電位になる時、フローティングゲートの電位が更に上昇し、プリインバータの出力が反転していることが判る。

# [0051]

一方、時刻0の状態は図6に示した場合と同様であるが、フローティングゲー トの初期化を方法を変えて、制御信号の電位が0の状態を保持する方法を図8を 用いて説明する。図8において、TG-AとTG-Bが導通状態である時刻t1( 0 <t1<t2)に制御信号端子ctl [1] の電位を電源電位に固定する。時刻t1 から ある遅延時間を経た時刻t2において、TG-AとTG-Bを遮断し、その後T G-Cを導通させる。この時、制御信号端子入力側端子ctl [1a] の電位は時刻t2 の前後で変化はしない。また、時刻t1からt2の間、フローティングゲートはグラ ンドに接続されているため、フローティングゲートの電位はグランド電位近傍で ある。時刻t3において、入力信号端子input [2] の電位を電源電位にする。この時 、プリインバータの入力端子中、入力信号端子input[2]、制御信号端子入力側端 子ctl [1a] の電位が図 6 の場合と同様電源電位であるが、プリインバータの出力 は時刻t3の前後で変化しない。この動作の回路シミュレーション結果を図9に示 す。図9の結果は、時刻0において、入力信号端子input[1]、input[2]、および 制御信号端子ctl [1] をグランド電位に固定し、フローティングゲートを初期化し た後、フローティングゲートをグランドから遮断し、その後に入力信号端子inpu t[2]の電位を電源電位に変化させた場合と同じ状態を示している。以上、説明し た関数機能構成データを保持する機能を持つニューロンMOS回路の例を図10 に示す。図4の全てのスイッチを電気的スイッチの1つであるトランスミッショ ンゲートで置き換えた回路になっている。これらはトランスミッションゲート制 御信号端子cp1、cp2、cn1、cn2に印加される制御信号で導通、遮断の切り換えを 行っている。トランスミッションゲートを、MOSトランジスタをパストランジ スタとして用いることで置換することも可能である。

[0052]

次に、本発明による関数機能構成データ保持方法が再構成可能な論理回路にお

いて有効であることを、2つの入力信号を使用するニューロンMOS回路を用い た回路シミュレーションで示す。回路シミュレーション用のニューロンMOS回 路図を図11に示す。図11のニューロンMOS回路は、図10のニューロンM OS回路にメインインバータ110のフローティングゲートの初期化用のトラン スミッションゲート(TG)111とグランドに接続されたパストランジスタ1 12、および信号電位波形整形のための2段接続されたインバータ113をプリ インバータ114の後段に付加しており、メインインバータ110の2つの入力 信号端子にはそれぞれ2つのトランスミッションゲートと4つのインバータから なる遅延時間制御回路115が付加されている。更に、論理を構成するためにプ リインバータの入力端子が電源に接続する回路または、グランドに接続する回路 を付加している。すなわち、図11において、制御信号端子ctl[1]、ctl[2]、ct 1[3]と各々のプリインバータを接続するトランスミッションゲート116、およ びプリインバータの入力側制御端子と電源を接続するPMOSFETであるトラ タンジスタ117を用いた回路をCell type Bとし、用いない回路をCell type Aとした。Cell type Aでは、プリインバータ114を初期化する際に入力端子 の全てをグランド電位に固定し、フローティングゲートをグランドに固定した後 、フローティングの状態にする方法をとり、Cell type Bでは関数機能構成デー タが保持される本発明の方法によりプリインバータ114のフローティングゲー トの初期化を行った。Cell type Aの各端子の電位波形と時間との関係を図12 に示す。図中横軸の時間の単位の(u sec)は( $\mu$  sec)であり、 $10^{-6}$ 秒を表し ている。以下の図中でも同様の略記を用いる。図12の縦軸は上から順に実現す る論理名、制御信号端子ctl[1]の端子電位、ctl[2]の端子電位、ctl[3]の端子電 位、および入力信号端子input [1] の端子電位、input [2] の端子電位、出力端子ou tputの電位を表しており、横軸は時間を表している。論理が変わる間の時間にフ ローティングゲートの初期化を行っている。制御信号端子電位の組合せにより、 所望の論理が実現されていることが判る。

# [0053]

本発明の関数機能構成データ保持機能を持つCell type Bの各端子の電位波形と時間の関係を図13に示す。図13の縦軸及び横軸は図12と同様である。論

理を変更する間の時間に、フローティングゲートが基本的初期状態の場合に入力した制御信号端子ct1[1]~ct1[3]の電位、すなわち、図12における制御信号端子ct1[1]~ct1[3]の電位の反転電位を制御信号端子に入力し、フローティングゲートの初期化を行う。実際の信号処理時には、各制御信号端子はプリインバータのフローティングゲート側入力端子から遮断されており、フローティングゲート側入力端子から遮断されており、フローティングゲート側入力端子は電源と接続されている。図12と比較して、全く同じ論理が実現されていることから、制御信号端子に入力される関数機能構成データが本発明の方法により保持されていることが判る。

# [0054]

以上述べたように、本実施の形態1においては、ニューロンMOSトランジスタの2段接続を用いた論理構成による、関数機能構成データ保持方法とその方法を使用した回路構成について示した。本方法は、2段論理のみならず、ニューロンMOSトランジスタを多段に接続した回路構成においても同様の方法で関数機能構成データを保持することは容易に類推出来る。

# [0055]

# (実施の形態2)

図14は、プリインバータ及びメインインバータのフローティングゲートの論理的な値が初期化時において図11に表される集積回路の場合の反転である集積回路の例を示している。この集積回路の場合、第1のベクトルの要素が論理的に0、すなわち、電気的にグランド電位であり、第2のベクトルの要素が論理的に1、すなわち電気的に電源電位である。Cell type Cは図14の制御信号端子ctl[1]、ctl[2]、ctl[3]に接続されているトランスミッションゲートおよびこのトランスミッションゲートとグランドを接続するNMOSFET141を含まない集積回路であり、Cell type Dは両者を含み、定常状態において関数機能構成データ保持機能を持つ集積回路である。Cell type Cでは全てのニューロンMOSインバータの入力端子input[1]、input[2]の電位を電源電位に固定し、フローティングゲートの初期化を行う。ここでは、この時の状態を基本的初期状態とする。図15にCell type Cの場合の回路シミュレーションの結果である電位波形図を示す。横軸は時間を、縦軸は各端子の電位を表す。制御信号端子の電位を変

化させることで所望の論理が実現されている。

[0056]

次に、Cell type Dを用いて、Cell type Cの場合において論理処理を実行中 に制御信号端子に入力し続けなければならない電位の論理的に反転である電位を プリインバータのフローティングゲート初期化時に入力した、すなわち、第3の ベクトルの要素として、基本的初期状態において保持したい関数機能構成データ ベクトルの反転ベクトルを用いる場合の回路シミュレーション結果の各端子の電 位波形を図16示す。本方法により、関数機能構成データが保持され、Cell typ e Cの場合と同じ論理を実現していることが判る。図16では同じ論理処理をし ている時間は制御信号端子ctl [1]、ctl [2]、ctl [3] の電位を全て電源電位に固定 していた。図14の回路図から判るように、これら制御信号端子はトランスミッ ションゲートにより遮断されているために、論理処理をしている時間は如何なる 電位でも良い。この例として、Cell type Dの回路を用い、ある論理処理をして いる時間は制御信号端子ctl [1]、ctl [2]、ctl [3] の電位をグランド電位にし、回 路シミュレーションした結果を図17に示す。ここで図17は制御信号端子ctl[ 1] ~ctl [3] の電位を初期化時以外ではグランド電位に固定した場合である。図 1 7のoutput端子電位と図16のoutput端子電位は同じ波形であることが判る。こ の結果より、実施の形態1で示したニューロンMOSインバータのフローティン グゲートの初期化の際に、第1の電位ベクトルの要素として論理的に1、第2の 電位ベクトルの要素として論理的に0、第3の電位ベクトルの要素として基本的 初期状態における論理構成データの論理的反転を用いる方法のみならず、本実施 の形態2で示した通り、第1の電位ベクトルの要素として論理的に0、第2のベ クトルの要素として論理的に1を用いることも可能である。

[0057]

(実施の形態3)

図18はメインインバータのフローティングゲート端子fgmの初期化のための電位とプリインバータのフローティングゲート端子fgpの初期化のための電位が異なる場合の回路構成例を示した図である。ここで図はメインインバータのフローティングゲートの初期化電位とプリインバータのフローティングゲートの初期

化電位が異なる場合である。図11とは異なり、メインインバータのフローティ ングゲート端子初期化の際にこのメインインバータの入力端子の電位を制御する ためのトランスミッションゲートとNMOSFETを含むメインインバータ初期 化用回路181とがプリインバータ出力ではなく入力信号端子に付加される。こ れは、プリインバータのフローティングゲート端子の初期化の際の電位とメイン インバータのフローティングゲート端子の初期化の際の電位が論理的に反転の関 係にある電位であるために、初期化時にプリインバータ出力とメインインバータ のフローティングゲート端子の電位の論理的値が一致するため、プリインバータ の出力がそのままメインインバータのフローティングゲート端子の初期化に使用 できるためであり、一方、入力信号端子input[1]、 input[2]の電位として、図 1 1の回路と同じ電位を使用すると初期化時のメインインバータのフローティング ゲート電位とは論理的に反転の電位であるために、初期化用の付加回路が必要と なった。この付加回路としては、図18中に示したようにNMOSタイプの他に PMOSタイプの回路も同様の機能を果たすことは容易に類推できる。図11、 図14で示した回路例と同様に、制御信号端子の後段にトランスミッションゲー ト及びPMOSFETを有する構造を持つ回路をCell type Fとし、この構造を 持たない回路をCell type Eとした。Cell type Eに対する回路シミュレーショ ン結果を図19に示す。図19において横軸は時間、縦軸は各端子の電位を表し ており、また関数機能を再構成する際にフローティングゲート端子の初期化を行 っている。初期化時にメインインバータのフローティングゲート端子fgmは電位 がhigh levelであり、プリインバータのフローティングゲート端子fgpは電位が1 w levelであることが判る。また、Cell type Eでは関数機能構成データを常に 入力し続ける必要がある。一方、図20に示される Cell type Fの回路シミュ レーション結果では、図19で示した Cell type Eの関数機能構成データの論 理的反転をフローティングゲート初期化の際に一時的に入力することで、同じ論 理が構成されていることが判る。

#### [0058]

以上、メインインバータのフローティングゲート端子とプリインバータのフローティングゲート端子の初期化の際に論理的に同じである電位を用いるばかりで

なく、異なる電位を用いた回路構成でも本方法の関数機能構成データ保持方法は 有効である。また、本実施の形態とは論理的に反転の電位をメインインバータの フローティングゲート端子及びプリインバータのフローティング端子の双方に与 える、すなわち、メインインバータのフローティング端子を論理的に0の電位、 プリインバータのフローティング端子を論理的に1の電位で初期化する方法でも 同様の機能を果たす回路を構成可能であることは容易に類推できる。

[0059]

(実施の形態4)

図21はニューロンMOSインバータの入力端子中、制御信号端子ctl[1]、ct 1[2]、ct1[3]のみならず、入力信号端子input[1]、input[2]の電位もこのニュー ロンMOSインバータのフローティングゲートの初期化を行う際に対象となる関 数機能構成データとして見做す場合の回路構成例を示す図である。ここで図はメ インインバータのフローティングゲートの初期化電位とプリインバータのフロー ティングゲート212の初期化電位が異なり、かつ入力信号端子の電位も初期化 時の関数機能構成データの対象とした場合である。実施の形態1の図11の回路 と異なる点は、メインインバータ210のフローティングゲート端子fgmを電源 と接続および遮断することが可能なようにPMOSFET213を介して電源と 接続されていること、および各プリインバータの出力端子の後段に図11の回路 では使用しているメインインバータのフローティングゲートfgm初期化のための トランスミッションゲート111とNMOSFET112を用いていないことで ある。プリインバータ出力端子後段の回路を使用しない理由については実施の形 熊3で説明した理由と同様である。図21に示す回路の動作原理について説明す る。メインインバータのフローティングゲートfgmの電位を電源電位で初期化す る際に、各プリインバータのフローティングゲート端子fgpの電位をグランド電 位に固定する。このプリインバータのフローティングゲート端子fgpがグランド 電位である時、プリインバータの出力は電源電位になる。同時に、入力信号端子 input [1] 、input [2] に上記のfgmの初期化の間、電源電位を入力する。これによ り、メインインバータの全ての入力端子、すなわちゲート電極が電源電位の状態 で上記のfgmの初期化ができる。メインインバータのフローティングゲートfgmが 電源電位と見做せる電位になった時、このfgmを電源から遮断し、フローティングゲートをフローティングにする。メインインバータのフローティングゲートfgm初期化終了後、各プリインバータのフローティングゲート端子の初期化を図11に示す回路と同様の方法で行う。この時、入力信号端子の電位としてはグランド電位が用いられる。

[0060]

次にメインインバータのフローティングゲートfgmの初期化について、メインインバータの入力端子電位を電源電位で規格化した規格化電位を要素とするベクトル表記を用いて説明する。メインインバータのフローティングゲートは1つであるが、メインインバータの入力端子数と一致する要素の数を有するベクトルに拡張し、全ての要素が拡張前の要素と同じ値を持つようにした。従って、上記のfgmの初期化時のベクトル表記Vfgmは下記(数10)式の通りであり、これは実施の形態1の第2のベクトルに相当する。但し、Eは単位ベクトルを表す。

【数10】

$$Vfgm = \begin{pmatrix} Vfgm[1] \\ Vfgm[2] \\ Vfgm[3] \\ Vfgm[4] \\ Vfgm[5] \end{pmatrix} = \begin{pmatrix} 1 \\ 1 \\ 1 \\ 1 \\ 1 \end{pmatrix} = E \qquad (\text{$\mbox{$\mathbb{M}$}$} 1\ 0\ )$$

[0062]

次に、初期化時のメインインバータの入力端子電位のベクトル表現 Vinitを(数 1 1)に示す。ここでは、図 2 1 に示した通り、入力信号端子 input [1]、 input [2] の端子の電位をメインインバータの入力に反映する端子を各々minput [1]、 minput [2] とし、各々の規格化電位を Vminput [1]、 Vminput [2]、各プリインバータ preinv [1]、 preinv [2]、 preinv [3] の出力電位をメインインバータの入力に反映する端子を各々mpreinv [1]、 mpreinv [2]、 mpreinv [3] とし、各々の規格化電位を Vmpreinv [1]、 Vmpreinv [2]、 Vmpreinv [3] とした。このベクトルは実施の形態

1の第3のベクトルに相当する。

[0063]

【数11】

$$Vinit = \begin{pmatrix} V \ minput[1] \\ V \ minput[2] \\ Vmpreinv[1] \\ Vmpreinv[2] \\ Vmpreinv[3] \end{pmatrix} = \begin{pmatrix} 1 \\ 1 \\ 1 \\ 1 \\ 1 \end{pmatrix} = E \qquad (\&1 1)$$

[0064]

メインインバータが論理処理を行う際に、メインインバータのフローティングゲートからみた入力端子の規格化電位をVrel、この入力端子の実規格化電位をVinと表すと下記の(数12)式が成り立つ。Vinは実施の形態1の第1のベクトルに相当する。

(数12)式より、本メインインバータの初期化方法では、論理処理を行っている間のメインインバータの入力端子のフローティングゲート端子に対する規格化電位は実際に入力端子に印加されている規格化電位と等しいため、図11の回路と全く同じ入力端子電位を用いて同じ論理処理を行うことが可能であることが判る。このように初期化の際の電位の組合せにより、異なった回路であっても全く同じ論理を実現することが可能になる。

[0065]

更に、各プリインバータに論理を構成するデータを常に入力し続ける必要のある回路構成であるCell type Gとプリインバータのフローティングゲートの初期化により関数機能構成データを保持することが可能な回路構成である Cell type Hについての回路シミュレーション結果を各々図22と図23に示す。図22及び図23において、入力信号端子input[1]、input[2]に対して、関数機能再構

成時、即ちフローティングゲート端子の初期化時において、関数機能構成データである論理的に1が入力されていることが判る。また、図22及び図23の制御信号端子電位と出力端子outputの電位から、本方法の関数機能構成データ保持方法により、論理処理時に関数機能構成データが保持されていることも判る。以上説明したように、制御信号端子電位のみならず入力信号端子の電位もニューロンMOSインバータのフローティングゲート端子の初期化の際の関数機能構成データの対象とすることで、回路の簡略化が可能になり、異なる回路構成で同じ論理を構成することが可能である。逆に、同じ回路構成であり、同じ入力信号を用いた場合であっても初期化の際に用いる電位が異なれば、異なる論理や関数を実現可能であることは容易に類推できる。

[0066]

(実施の形態5)

図24は、1つ以上のニューロンMOSトランジスタにより構成される或る関 数処理を行う基本単位(以降、関数セルと呼ぶ)を1つ以上有する回路において ニューロンMOSトランジスタのフローティングゲート端子の初期化を行う手続 きを説明するための図である。ここでは、関数セルとして実施の形態1で説明し た図11の回路を用いた。図11、図14、図18及び図21に示した回路にお いては3つのプリインバータのフローティングゲート端子の初期化を同時に行っ ていた。しかしながら、この初期化は必ずしも同時である必要はなく、個々を独 立して初期化することも可能である。図24においては3つの関数セルが並ぶ場 合で、メインインバータ及びプリインバータをAブロック、Bブロック、Cブロ ック、Dブロック及びEブロックの5つのブロックに分割し、各ブロック内のニ ューロンMOSトランジスタの初期化を同時に行う。このブロック分割は関数セ ルを有するシステムの要請に応じて任意に行うことが可能である。関数セル内の ニューロンMOSトランジスタの初期化を独立して行うことが可能になるため、 関数を構成する関数機能構成データの多様な入力方法を用いることが可能になり 、一方、関数セルを有するシステムとしては、初期化のための制御回路を簡単化 できる可能性があり、制御の容易性と回路の小型化に貢献することができる。

[0067]

(実施の形態6)

図25は2段接続のニューロンMOSインバータにより構成された2入力信号 を処理する回路であり、図21の回路より制御信号端子ctl[1]~ctl[3]を削除し 、代わりに電源またはグランドに端子を接続するスイッチを各端子に接続した構 成の回路を表す図である。ここで図は制御信号端子を除去し、制御信号と等価の 信号をプリインバータの初期化時に入力した場合である。図25に示す回路にお いて、3つのプリインバータを各々preinv[1]、preinv[2]、preinv[3]とし、pre inv[1]のフローティングゲート端子fgp[1]はNMOSトランジスタnmosp[1]によ りグランドに接続されており、プリインバータpreinv[2]のフローティングゲー ト端子fgp[2]はNMOSトランジスタnmosp[2]によりグランドに接続されており - プリインバータpreinv[3] のフローティングゲート端子fgp[3] はNMOSトラ ンジスタnomsp[3]によりグランドに接続されている。また、図21において、pr einv[1] 、preinv[2]、preinv[3]の制御信号端子であった端子は図25に示す回 路では各々switch[1]、switch[2]、switch[3]により電源及びグランドに接続さ れている。この回路において、メインインバータのフローティングゲート端子fg m、fgp[1]、fgp[2]、fgp[3]を各々第0の時刻t0、第1の時刻t1、第2の時刻t2 、第3の時刻t3に初期化する。但し、t0、t1、t2、t3は異なる時刻であり、本実 | 施の形態では、t0<t1<t2<t3 とした。t0では、入力信号端子input[1]、input[2] は共に電源電位であり、fgp[1]、fgp[2]、fgp[3]は各々nmosp[1]、nmosp[2]、nm osp[3]によりグランドに接続されている。図21の Cell type Hの回路におけ るctl[1]、ctl[2]、ctl[3]から初期化時に入力されていた制御信号電位を、図2 5の回路では入力信号端子input [1] より時間軸上に展開して初期化する。なお、 図26は図25におけるプリインバータの制御用の switch[1]~switch[3]の代 わりに全プリインバータの制御信号入力端子を共通とし、プリインバータのフロ ーティングゲートfgp[1]~fgp[3]初期化用NMOSFETであるnmosp[1]~nmos p[3] 制御用信号の中で最も早い時刻に導通状態になるNMOSFETの制御信号 と同時刻に電源電位になり、最も遅い時刻に遮断状態になるNMOSFETの制 御信号と同時刻にグランド電位となる信号を swsignal端子に印加してプリイン

バータpreinv[1]~preinv[3]の初期化を行う構成を示したものである。

[0068]

以下、プリインバータのフローティングゲートの初期化について具体的に説明する。時刻t1まではNMOSFETであるnmosp[1]、nmosp[2]、nmosp[3]は導通しており、switch[1]、switch[2]、switch[3]はグランドに接続されている。時刻t1では、input[1]から図21のCell type H回路のpreinv[1]の初期化の際に加えられている制御信号電位と等価である電位が印加されている。この状態でmosp[1]は遮断され、switch[1]はグランドとの接続が遮断され電源に接続される。この手続きによりfgp[1]の初期化が完了する。次に、時刻t1から時刻t2までは、nmosp[2]、nmosp[3]が導通しており、switch[2]、switch[3]はグランドに接続されている。時刻t2ではinput[2]からpreinv[1]の初期化の時と同様に所定の電位が印加されている。この状態でnmosp[2]は遮断され、switch[2]はグランドとの接続が遮断され電源に接続される。時刻t3においてはpreinv[3]について同様の手続きを行う。

[0069]

この回路動作を回路シミュレーションにより確認した。その結果を図27に示す。関数機能の再構成を行う初期化時間中に入力信号端子input [1] に印加される電位の波形パターンにより図21の Cell type H回路の回路シミュレーション結果である図23と同様の結果が得られていることが判る。本回路シミュレーションにおいては、論理を生成するための信号をinput [1] の端子に時分割して入力したが、入力信号端子input [2] に論理を生成するための信号を時分割して入力することも可能であるし、これら両入力信号端子input [1]、input [2]の両方に分散させ、さらに時分割を行い、フローティングゲート初期化時間と入力端子という時空間に分散させて入力することも可能である。以上説明したように、プリインバータのフローティングゲートの初期化を各々のプリインバータにおいて独立で行うことにより、関数を構成するデータを入力信号端子より時間軸上に展開し、入力することが可能である。図25に示したような回路を複数接続した集積回路においては、制御信号端子を削減し集積回路の小面積化が可能になる。更に本実施の形態と実施の形態4におけるニューロンMOSトランジスタのフローティン

グゲートの初期化時に関数又は論理を生成する際に用いる信号の挙動について一般化すると、この信号はフローティングゲートの初期化時間という「時」及びニューロンMOSトランジスタの複数の入力端子という「空間」で構成される時空間上に展開可能であると言える。図28は関数又は論理を生成する信号が時空間上に展開される概念を示す図である。関数又は論理を生成する際に正整数nの信号が必要な場合、初期化時間内に最大n入力端子とn分割された時間を準備する。信号の展開方法によってはn信号端子とn分割された時間は必ずしも必要ではなく、いずれか一方又はどちらかがn以下であっても良い。図28(a)は実施の形態4の場合に相当する。すなわち、図21の3つのプリインバータのフローティングゲートを同時に初期化する方法である。図28(b)は実施の形態6の場合に相当する。すなわち、図25において論理生成のための信号をinput[1]に入力する方法である。図28(c)は論理を生成する信号を時空間上に分散させる方法である。このように多様な方法で関数または論理を生成する信号を入力可能であることは制御を行う際にその柔軟性を向上させる。

[0070]

## (実施の形態7)

図29はニューロンMOSトランジスタのフローティングゲートの初期化の際に2値のみならず連続的な値として電位を保持できることを示すための図であり、図29(a)は、3入力端子を持ち、フローティングゲート端子fltがNMOSFETのゲート電極ckに印加された信号により導通状態とすることでグランドに接続されているニューロンMOSインバータの回路図である。3つの入力端子はinput[1]、input[2]、input[3]であり、各々容量C1、C2、C3により各プリインバータのフローティングゲート端子fltと接続されており、このfltはNMOSFETに接続しており、このNMOSFETのゲート電極をckとし、ニューロンMOSインバータの出力端子をpreout、出力バッファーの出力端子をoutputとした。図29(b)は図29(a)のニューロンMOSインバータを構成する p型ニューロンMOSトランジスタとn型ニューロンMOSトランジスタの容量成分および、各プリインバータのフローティングゲート端子fltをグランドに接続しているNMOSFETの容量成分とこのNMOSFETの導通、遮断をスイッ

チで表した回路図である。ここでNMOSFETの電流源等価回路はスイッチで表現した。このp型ニューロンMOSトランジスタのゲートオーバーラップ容量を $C_{p1}$ 、 $C_{p3}$ 、fltとチャネルが形成される領域の間にできるイントリンジック容量を $C_{p2}$ とし、同様にこのn型ニューロンMOSトランジスタのゲートオーバラップ容量を $C_{n1}$ 、 $C_{n3}$ 、とし、fltとチャネルが形成される領域の間にできるイントリンジック容量を $C_{n2}$ とした。また、fltとグランドを接続するNMOSFETのドレインと基板(又はウェル)の間の容量を $C_{nj}$ 、ゲートオーバーラップ容量を $C_{nc}$ 、とした。input[1]、input[2]、input[3] の各々の電位を $V_1$ 、 $V_2$ 、 $V_3$ とし、fltの電位を $V_{flt}$ 、電源電位を $V_{dd}$ 、グランド電位を $V_{ss}$ 、preoutの電位を $V_{pre}$ 、ゲート電極  $C_{t}$  kの電位を $C_{t}$  を  $C_{t}$  に  $C_{t}$  に  $C_{t}$  に  $C_{t}$  の  $C_{t}$  の

[0071]

【数13】

$$\begin{split} Q_{flt} &= \sum_{i=1}^{3} C_{i} \big( V_{flt} - V_{i} \big) + \big( C_{p2} + C_{p3} \big) \big( V_{flt} - V_{dd} \big) \\ &+ \big( C_{n2} + C_{n3} \big) \big( V_{flt} - V_{ss} \big) \\ &+ \big( C_{n1} + C_{p1} \big) \big( V_{flt} - V_{pre} \big) \\ &+ C_{nc} \big( V_{flt} - V_{ck} \big) \\ &+ C_{nj} \big( V_{flt} - V_{ss} \big) \end{split} \tag{$\& 1 \ 3 \ )}$$

[0072]

ここで、グランド電位  $V_{ss}$  を  $V_{ss}$  = 0 と 定義し、この NMO S F E T を 導通状態、すなわち  $V_{ck}$  =  $V_{dd}$  にし、 $V_{flt}$  =  $V_{ss}$  = 0 と し、flt を グランド電位で 初期化した場合、flt に 蓄積される 電荷量を 求める。 初期化の際にはこの p 型ニューロンMO S トランジスタが 導通し、 $V_{pre}$  =  $V_{dd}$  と なり、 初期化時の入力端子 input [1]、 input [2]、 input [3] の電位を 各々 V (init)  $_1$ 、 V (init)  $_2$ 、 V (init)  $_3$  と し た場合、 初期化時に flt に 蓄積される 電荷量 Q (init) flt は 以下の(数 1 4)式で 求められる。

[0073]

【数14】

$$Q(init)_{fit} = -\left[\sum_{i=1}^{3} C_{i} \cdot V(init)_{i} + \left(C_{p1} + C_{p2} + C_{p3} + C_{n1} + C_{nc}\right) \cdot V_{dd}\right]$$
(\lambda 1 4)

[0074]

ここでNMOSFETを遮断して、fltをフローティングの状態にした場合、初期化時に蓄積された電荷量をfltに接続されている各容量に分割することでfltの電位が決まる。ニューロンMOSインバータの入力端子の各電位をViで表すと、以下の(数15)、(数16)、(数17)の各式が成り立つ。但し、 $V_{ss}=0$ 、 $V_{ck}=0$ である。

[0075]

【数15】

$$Q(init)_{fit} = \sum_{i=1}^{3} C_{i} (V_{fit} - V_{i}) + (C_{p2} + C_{p3}) (V_{fit} - V_{dd}) + (C_{n1} + C_{p1}) (V_{fit} - V_{pre}) + C_{nc} \cdot V_{fit}$$
 (\$\frac{\psi}{2} \cdot 1 \cdot 5 \cdot \frac{\psi}{2} \cdot 1 \cdot 5 \cdot 1 \cdot 5

$$V_{flt} = \frac{1}{C_{total}} \left[ \sum_{i=1}^{3} C_i \left( V_i - V(init)_i \right) + \left( C_{p1} + C_{n1} \right) \left( V_{pre} - V_{dd} \right) - C_{nc} \cdot V_{dd} \right]$$

$$( - V_{total} - V_{dd} ) + \left( V_{p1} + V_{p2} + V_{p3} \right) + C_{n1} + C_{nc}$$

$$( - V_{dd} ) + \left( V_{p1} + V_{p2} + V_{p3} \right) + C_{n1} + C_{nc}$$

$$( - V_{dd} ) + \left( V_{p1} + V_{p2} + V_{p3} \right) + C_{n1} + C_{nc}$$

[0076]

ニューロンMOSインバータの論理が反転するか否かは(数16)式で表される $V_{flt}$ がニューロンMOSインバータの閾値を越えるか否かで決まり、 $V_{flt}$ を制御している物理量はニューロンMOSインバータの入力端子の容量値と初期化時のflt電位に対するフローティング時のfltの電位の電位差の積和である。すなわち、ニューロンMOSインバータを制御する基本的物理量は電荷量である。従って、各入力端子の容量値を変化させる場合と電位差を変化させる場合はニューロンMOSインバータの制御に関しては同じ作用を持つことになる。また、使用する電位は2 値のみならず、如何なる電位であっても適用可能であることが(数16)式から判る。また、 $C_i$ の和が $C_{pl}$ 、 $C_{nc}$ に比べて非常に大きい場合は $V_{flt}$ は下記の(数18)式となる。

[0077]

【数18】

$$\begin{split} V_{flt} &= \frac{1}{C_{total}} \sum_{i=1}^{3} C_i \left( V_i - V(init)_i \right) = \frac{1}{C_{total}} \left\{ Q_{flt} - Q(init)_{flt} \right\} \quad \left( \bigotimes 1 \ 8 \right) \\ &\sum_{i=1}^{3} C_i \left\langle \right\rangle C_{p1}, C_{n1}, C_{nc} \end{split}$$

[0078]

次に、電位として連続的な値を保持することが可能であることを回路シミュレーションにより確認した例を図30及び図31に示す。図29(a)で示したニューロンMOSインバータの各入力端子の容量 $C_1$ 、 $C_2$ 、 $C_3$ の容量値が等しく、(数18)式の条件および $C\gg C_{p2}$ 、 $C_{p3}$ を成り立たせる容量値Cであり、閾値が電源電位( $V_{dd}$ )の1/2近傍であるニューロンMOSインバータを持つ図29(a)に示す回路をシミュレーション対象にした。図30に示す回路のシミュレーション結果は、初期化時間(図中、initialization time)にckの電位を電源電位にしfltとグランドを接続するNMOSFETを導通させ、input[1]の電位を $V_{dd}$ に固定し、input[2]、inpuit[3]をグランド電位に固定し、初期化の後、input[1]を電源電位に保ち、次にinput[2]の電位を電源電位にし、更にinpu

t [3] の電位を電源電位にすることで得られた。この場合、初期化時の電荷量Q(init) $_{flt}$ はQ(init) $_{flt}$ =C・ $V_{dd}$ であり、全ての入力端子の電位が $V_{dd}$ に達した時刻の電荷量Q $_{flt}$ はQ $_{flt}$ =3C・ $V_{dd}$ であり、 $V_{flt}$ は下記の(数19)式で表される。

[0079]

【数19】

$$V_{flt} = \frac{2}{3} \cdot V_{dd} \rangle \frac{V_{dd}}{2} \tag{3.19}$$

[0080]

図30から全ての入力端子が電源電位になった後にoutput端子電位が反転することが判り、flt端子電位から各時刻において初期化時の電荷量に対する各時刻の電荷量の差分から生ずる電位分だけ $V_{flt}$ が上昇するのも確認できる。一方、図31は、図30でシミュレーションした回路と同じ回路で初期化時に、入力信号端子input[1]の電位に $(5/8)\cdot V_{dd}$ 、input[2]端子電位に $(1/4)\cdot V_{dd}$ 、input[3]端子電位に $(1/8)\cdot V_{dd}$ を与えてfltの初期化を行った場合の回路シミュレーション結果を示す図である。

初期化時の電荷量は次式で表される。

[0081]

【数20】

$$Q(init)_{di} = C \cdot \left(\frac{5}{8} + \frac{1}{4} + \frac{1}{8}\right) \cdot V_{dd} = C \cdot V_{dd} \qquad (\text{\& 2 0})$$

[0082]

図30のシミュレーション結果と同様に全ての入力端子の電位が電源電位に達した時刻の後にoutput端子の電位が反転する。また、この時のfltの電位は下記の(数21)式になり、図30のシミュレーション結果と一致することを確認でき

る。

[0083]

【数21】

$$V_{flt} = \frac{2}{3} V_{dd} \rangle \frac{V_{dd}}{2} \tag{2.1}$$

[0084]

このことより、入力端子の電位を連続的な値として保持することが可能であることが判る。

[0085]

(実施の形態8)

図32は、図11と類似の回路構成であり、ニューロンMOSトランジスタの入力端子とフローティングゲート間の容量値を図11の回路のものとは異なる値に変更したニューロンMOSトランジスタを有する回路に、多値または連続値を保持することにより2値2入力変数の全ブール関数を簡単に生成可能であることを示すための回路図である。回路の動作原理は図11のCell type Bと同様である。関数機能を構成するための制御信号を制御信号端子より一時的に入力し、フローティングゲートを所定の手続きで操作した後、制御信号端子の接続を電源に切り換え、ニューロンMOSトランジスタに制御信号値を保持させる。制御信号として多値または連続的な値を用いる点が図11に示した回路の場合と異なる点の1つである。

[0086]

関数機能を構成するための信号として利用する多値電位または、連続的電位の 供給方法としては、関数機能を構成可能である本集積回路の外部で生成された多 電源の電位を多値電位として直接供給する方法、本集積回路の外部のアナログ回 路により生成されたアナログ電位を直接供給する方法および、本集積回路の外部 から与えられた電位を集積回路内部に設けられたインピーダンス回路網を用いて 多値電位又は連続的電位を生成し、供給する方法などがある。 [0087]

次にインピーダンス回路網について図33と図34を用いて説明する。

図33は、本集積回路の外部から供給された、又は内部で生成された1つの設定電位1である $V_1$ と他の設定電位電位2である $V_2$ を用いて多値電位を生成し、ニューロンMOSインバータの入力端子の一つであるctl端子に供給する回路の構成図である。設定電位1を有する端子Aと設定電位2を有する端子Bをk個の抵抗素子R[1]、R[2]、R[3]、R[k-1] 、R[k] で接続し、各抵抗素子の間の端子とニューロンMOSインバータの入力端子の1つであるctl 端子の間をスイッチsw[1]、sw[2]、sw[3]、sw[4]、sw[k-1]、sw[k] 、sw[k+1] で接続した回路構成を表す図である。但し、 $V_1 \neq V_2$ が成り立つとする。k+1 個のスイッチの中のsw[1] とsw[k+1] を除くk-1 個の中から1つのスイッチsw[k] を選択し導通状態にする。但し、 $2 \leq h \leq k$  である。sw[1] のみが導通状態の場合は、ctl 端子は $V_1$  電位であり、sw[k+1] のみが導通状態に場合は、ctl 端子は $V_2$  電位である。この操作は、ctl 端子に(数22)式で表される電位 $V_{ctl}$  を与える。

[0088]

【数22】

$$V_{ctl} = \frac{1}{\sum_{i=1}^{k} R[i]} \left( V_1 \sum_{i=1}^{k} R[i] + V_2 \sum_{i=1}^{h-1} R[i] \right)$$
 (数 2 2)

[0089]

この(数22)式は、設定電位1と設定電位2が集積回路で用いられる2つの 異なる電位、すなわち2値電位であるとき、多値電位が生成可能であることを示 している。

図33中では、抵抗素子を定数抵抗を有する抵抗素子で記載したが、MOSトランジスタを抵抗として使用する場合のように、可変抵抗を有する素子であっても同様に多値電位を供給出来る。また、スイッチは電気的スイッチであるトランスミッションゲート又はパストランジスタなどで置き換えることが出来、これら

のスイッチをマルチプレクサ回路で置き換えることも出来る。

[0090]

図34は、本集積回路の外部から供給された、または内部で生成された1つの 設定電位1である $V_1$ と他の設定電位2である $V_2$ を用いて多値電位を生成し、ニ ユーロンMOSインバータの入力端子の一つであるctl端子に供給する回路の構 成図である。但し、 $V_1 > V_2$ が成り立つとしている。設定電位1を有する端子A と設定電位2を有する端子Bの間に各々異なる容量値C[1]、C[2]、…、C[k-1 ]、C[k]を有するk個の容量を持ち、各々の容量は1つのスイッチを持ち、一方 の端子は端子Bに接続され、他方の端子は各々スイッチsw[1]、sw[2]、sw [3]、sw[4]、…、sw[k-1]、sw[k]を介してスイッチswaの一方の端子に 接続され、スイッチswaは端子AまたはニューロンMOSインバータの入力端子 の1つであるctl端子に接続される。まず、スイッチswaを端子Aに接続し、 スイッチsw[1]、sw[2]、sw[3]、sw[4]、…、sw[k-1]、sw[k]を導通 状態にする。全ての容量が充電された後、スイッチswaを端子Aから遮断し、 スイッチsw[1]、sw[2]、sw[3]、sw[4]、…、sw[k-1]、sw[k] も遮断 する。今、スイッチsw[1]、sw[2]、sw[3]、sw[4]、…、sw[k-1]、s w [k] の中からsw [h] のみを導通させ、スイッチswaをニューロンMOSイ ンバータの入力端子であるctl端子に接続する。ctl端子とニューロンMOSイン バータのフローティングゲート間の容量値を $C_{ctl}$ とし、スイッチ s w a がctl端 子に接続される前はこの容量に電荷は蓄積されていないとする。前記操作はctl 端子に(数23)式の電位V<sub>ct</sub>を与える。

[0091]

【数23】

$$V_{ctl} = \frac{C[h]}{C[h] + C_{ctl}} V_1 \qquad (\text{$\pm 2.3$})$$

## [0092]

上記の(数23)式は、設定電位1と設定電位2が集積回路で用いられる2つの異なる電位、すなわち2値電位であるとき、k個の容量の容量値を変えることで多値電位が生成可能であることを示している。また、各々の容量はそれ自体が更に容量の直並列接続により構成される容量回路網である場合も同様に多値電位を供給できる。また、スイッチは電気的スイッチであるトランスミッションゲートまたはパストランジスタ等で置き換えることが出来る。

[0093]

ト又はパストランジスタで置き換えることが出来る。

[0094]

次に、具体的に図32の回路に多値電位を保持し、関数を生成した回路シミュレーション結果を図35および図36に示す。図35は対称関数の例であり、図36は図35で対称関数を生成したのと同じ回路により保持する制御信号値のみを変え、非対称関数を生成した例である。図35及び図36において、横軸は $\mu$  secの単位で時間を、縦軸は各端子の電位を表している。図36の図の上には各関数を8つの区分で切り替えている。各々の区分の意味は下記表1の通りである。但し、意味はブール式で表現しており、input[1]の値を $X_1$ 、input[2]の値を $X_2$ とし、 $X_1$ 、 $X_2$ はそれぞれ $X_1$ 、 $X_2$ の論理的反転を示す。

[0095]

## 【表1】

表 1

区分	I	II	Ш	IV	V	VI	VII	VIII
論理式	$X_1 \cdot X_2$	$X_1 \cdot X_2'$	X' <sub>1</sub>	$X_{i}$	X'2	X <sub>2</sub>	$X_1 + X_2$	$X'_1+X_2$

[0096]

本実施の形態で示したように、一時的に供給される多値または連続的な値をニューロンMOSトランジスタ自身に保持することで、同じ規模の回路において生成可能な関数が増加し集積回路の機能向上を容易に行うことが可能になる。

[0097]

## (実施の形態9)

図37は、メインインバータのフローテイングゲート及びプリインバータのフ ローティングゲートを初期化する際に、制御信号端子からだけでなく、入力信号 端子及び制御信号端子より多値又は連続的な値を入力し保持することにより、 2 値2入力変数の全ての論理関数を生成可能なニューロンMOS回路の構成を示す 図である。図32に示した回路と同じ機能を有するが、少ない数のプリインバー タで回路を構成することが可能であるため、プリインバータ及びこのプリインバ ータに付随する回路を削減することが可能になる。図37に示した回路の操作手 続きは図11に示したCell type Bの回路の場合と次の点を除き同じであるが、 その手続きの中で、メインインバータのフローティングゲートを初期化する際に 、入力信号端子input[1]、 input[2] から所定の多値電位を入力すること、及び、 プリインバータのフローティングゲートを初期化する際に、制御信号端子ctl [1] 、ctl[2]から多値電位を入力する点が異なっている。図37の回路で2値2入力 変数の全ての論理関数を生成可能であることを回路シミュレーションにより確認 した。回路シミュレーション結果である各端子の電位波形図を図38、図39に 示す。図38および図39の横軸はμsec単位で時間を、縦軸は各端子の電位 を表している。図38は論理名が名付けられている対称関数を生成し、論理名と 共に示し、図39は非対称関数を8つの区分に分けて生成している。図39にお ける各々の区分の意味は下記表2の通りである。但し、意味はブール式で表現し ており、input [1] の値をX<sub>1</sub>、input [2] の値をX<sub>2</sub>とした。又、「'」を付した変 数は表1の場合と同様で $X_1$ 、 $X_2$ の論理的反転を示す。

[0098]

#### 【表2】

表 2

区分	Ī	П	Ш	IV	V	VI	VII	VIII
論理式	$X_1+X_2$	$X_1 + X'_2$	X <sub>2</sub>	X'2	$X_1$	X' <sub>1</sub>	$X_1 \cdot X_2$	$X_1 \cdot X_2$

[0099]

本実施の形態においては、初期化の際に保持した多値又は連続的な値により、 入力信号の2値を多値又は連続的な値に変換することで、実施の形態8の場合に 比べて更にトランジスタ数を少なくすることが可能になった。

[0100]

(実施の形態10)

図40は、実施の形態8で使用した多値又は連続的な値を電位値を用いて表現するのではなく、電位が印加されている時間によって多値又は連続的な値を表現することが可能であることを示す図である。すなわち、電位としては2値を用いるが、その電位を印加する時間幅(電位パルス幅とも呼ぶ)を制御することで多値又は連続的な値を表現することが可能になる。図40(a)はニューロンMOSトランジスタの入力信号端子の1つを取り上げ、その主要素を等価回路で表した図である。図40(a)で示されるように抵抗と容量の直列結合が主要素である。この回路に電源電位 $V_{dd}$ を印加した場合の容量間電圧V(t)と容量に蓄積される電荷量Q(t)の過渡特性は、抵抗の値をR、容量の値をCとし、初期電位 $V_0$ 0とした場合、下記(数24)(数25)式で表される。

[0101]

【数24】

$$V(t) = V_{dd} \cdot \left[ 1 - exp\left( -\frac{t}{RC} \right) \right]$$
 (\text{\text{\text{\text{\$\geq 2 4\$}}}}

$$Q(t) = C \cdot V_{dd} \cdot \left[ 1 - exp\left( -\frac{t}{RC} \right) \right]$$
 (\&\text{25})

[0102]

(数 25)式で表される電荷量の過渡特性について、電源電位を $V_{dd}$ にした場合と  $0.5V_{dd}$ にした場合を図 40(b) に示す。図 40(b) における横軸は時間を、縦軸は電源電位を $V_{dd}$ で規格化した値を示す。図 40(b) 中、値の大きい曲線が $V_{dd}$ の場合を表し、値の小さい曲線が  $0.5V_{dd}$ を表している。図 3 2 に示す回路において、制御信号端子に多値電位を与える場合は、例として図 4

0 (b) 0 0. 5  $V_{dd}$  0 場合において電位が飽和するまでの時間を用いている。一方、電源電位  $V_{dd}$  を用いて、0. 5  $V_{dd}$  0 曲線の飽和している状態と同じだけの電荷量を蓄積するためには時間teqが必要であり、teqで電源との接続を遮断することで等価的に0. 5  $V_{dd}$  0 電源を用いて電荷量が飽和するまで蓄積した場合を実現できる。この等価性を図4 0 (c)、(d)で示した。図4 0 (c)のようにある時間を越えて(この場合はt>1 と記載)、0. 5  $V_{dd}$  0 電源を印加した場合に容量に蓄積する電荷量と図4 0 (d)のように、ある決められた時間(この場合はt=teq)だけ $V_{dd}$  0 電源電位を印加する場合に容量に蓄積する電荷量を等しくすることが出来る。

## [0103]

以上を具体的にニューロンMOSインバータの例で示した図が図41である。 図41(a)は図32のプリインバータの1つを取り上げた図であり、図中の回 路ではフローティングゲートを初期化する際に多値電位がctl端子から印加され 、初期化後、接続が電源電位に切り替えられ、多値電位がフローティングゲート に保持される。一方、図41(b)に示すニューロンMOSインバータでは、図 40で示した電位を印加する時間を制御する方法で多値電位を印加した場合と等 価な電荷量を蓄積することが可能である。制御信号端子ctlに加える電位により ニューロンMOSインバータの入力端子であるctla端子と電源又はグランドを接 続、遮断する。このスイッチの部分は標準CMOSインバータと見做すことも可 能である。図41(a)のニューロンMOSインバータの制御信号端子ctlに3 種類の多値電位(h<sub>1</sub>、h<sub>2</sub>、h<sub>3</sub>)を与えてフローティングゲートを初期化する ことにより、異なった関数が生成可能であることを回路シミュレーションにより 確認した結果を図42に示す。図42において、横軸は時間をμsec単位で、縦 軸は各々の端子の電位を表している。0~0.1μsecが区分Iのための初期化時 間であり、区分II、区分IIIも同様に初期化時間を設けてある。区分I、II、III において異なる関数が実現されていることが判る。

#### [0104]

一方、図43は図41(b)のニューロンMOSインバータの回路シミュレーション結果を表した図であり、横軸、縦軸ともに図40と同じ意味である。初期

化の時間、区分I、II、IIIの入力信号端子input [1]、input [2]の電位も図42と同じである。ctl端子には電源電位とグランド電位の2値を与え、ctl端子に与えるグランド電位印加時間、すなわち図41(b)中 ctla端子に与える電源電位印加時間をW1、W2、W3のように区分I、II、IIIの初期化時間に各々変化させる。その結果、図42の出力端子outputの電位と同じoutput端子の電位特性を得ることができる。図43より、ニューロンMOSインバータの入力端子に与える電位の時間制御により2値の電位を用いた場合でも多値電位を印加することと等価に初期化することが可能であることが判る。図41(b)においては、パストランジスタの導通状態を抵抗素子とみなし、ctla端子とフローティングゲートの間の容量を容量素子とみなし、抵抗及び容量のRC時定数を調整している。電位を印加する時間を制御することにより多値生成を容易に行うためには、図41(b)を一般化した図44の回路が有効である。

#### [0105]

図44は、ニューロンMOSインバータのctla端子の前段に抵抗素子と容量素子のスイッチ付直並列回路網を設けた構成の回路図である。スイッチswctlは電源又はグランドに接続できるスイッチであり、スイッチswctlと抵抗素子R1は図41(b)のctla端子に接続されているPMOSFETとNMOSFETに対応する。また、C1はctla端子とフローティングゲートとの間の容量に対する並列容量になり、C2は直列容量となる。この2つの異なる作用を持つ容量をswl、sw3で導通、遮断できる。またR2はR1に対して直列に、C2に対して並列に配置された抵抗素子である。このR2はスイッチsw2を介してR1に接続される。このような抵抗素子と容量素子の回路網はその抵抗値と容量値の選択とスイッチの切り換えの選択により、ctla端子とフローティングゲートの間の容量に電荷を蓄積させる際の時間の操作を容易にする。

## [0106]

図45は、制御信号端子に印加時間を制御された2値の電圧を加えることで2値2入力変数の全ての論理関数を実現できる、図32に示す回路と同じ機能を有する回路を示している。図46は、図45の回路の回路シミュレーション結果であり、ANDとXOR機能が実現されている例である。図において横軸に時間、

縦軸に各々の端子電位を表している。プリインバータの初期化時間における、制御信号端子ctl[1]、ctl[2]、ctl[3]に電位を与える時間を制御することでANDとXORが生成可能であることを例として示している。図47および図48は図45の回路の回路シミュレーション結果であり、横軸が時間を、縦軸が各々の端子電位を表しており、図47が対称関数を、図48が非対称関数を実現していることを表している。図48の各区分 $I\sim VIII$ の非対称関数はブール式を用いると下記の表3の通りである。但し、input[1]の値を $X_1$ 、input[2]の値を $X_2$ とした。又、「'」を付した変数は表1の場合と同様で $X_1$ 、 $X_2$ の論理的反転を示す

[0107]

## 【表3】

		表	3					
区分	I	I	Ш	lV	V	VI	VII	VII
論理式	$X_1 \cdot X_2$	$X_1 \cdot X_2$	$X_1$	X <sub>1</sub>	X'2	$X_2$		$X'_1+X_2$

## [0108]

本実施の形態においては、電位的に2値入力信号を時間軸方向に制御すること すなわちパルス幅制御により、電位的に多値又は連続的な値を用いた場合と同じ 機能を果たすことが可能であり、2値2入力変数の全ての論理関数を実現できる ことを示した。

[0109]

#### 【発明の効果】

以上詳細に説明したように、本発明による関数機能構成データ保持方法を採用することにより集積回路の製造後であっても関数機能を構成することが可能であり、関数処理を行う回路が記憶機能も併せ持つために、データを保持するためだけの記憶素子または記憶回路は不必要になり、可変論理部または関数処理部を構成する回路の面積を低減することが可能になる。また、電気的スイッチの制御により高速に関数機能構成データの書き込み及び消去の書き換えを行うため、関数機能の動的再構成をも可能にする。更に2値のみならず多値及び連続値を関数機

能構成データとして保持できるため、プログラマブルハードウェアの高機能化に 貢献することが可能になる。

【図面の簡単な説明】

【図1】

ニューロンMOSインバータの基本回路図。

【図2】

本発明に用いられたニューロンMOS回路の主要構成図。

【図3】

2入力信号に対して3つの制御信号を用いて論理を構成する場合のメインインバータ入力部の回路図。

【図4】

データ保持機能を持つニューロンMOS回路の概念図。

【図5】

プリインバータに入力される制御信号を保持する回路における主要部の回路図。

【図6】

制御信号をグランド電位に固定し、初期化を行う場合のタイミング図。

【図7】

制御信号をグランド電位に固定し、初期化を行った場合の回路シミュレーションによる時間に対する端子電位変化を示す波形図。

【図8】

制御信号を電源電位に固定し、初期化を行う場合のタイミング図。

【図9】

制御信号を電源電位に固定し、初期化を行った場合の回路シミュレーションによる時間に対する端子電位変化を示す波形図。

【図10】

制御信号の状態を保持するためのニューロンMOS回路図。

【図11】

関数機能構成データ保持機能を持つ2入力信号用ニューロンMOS回路図。

【図12】

フローティングゲートが基本的初期状態である場合 (Cell type A使用) の回路 シミュレーションよる端子電位の変化を示す波形図。

【図13】

論理構成データ保持用の初期化を行った場合(Cell type B使用)の回路シミュレーションよる端子電位の変化を示す波形図。

【図14】

論理構成データ保持機能を持つ2入力信号用ニューロンMOS回路図。

【図15】

フローティングゲートが基本的初期状態である場合 (Cell type C使用) の回路 シミュレーションよる端子電位の変化を示す波形図。

【図16】

論理構成データ保持用の初期化を行った場合(Cell typeD使用)の回路シミュレーションよる端子電位の変化を示す波形図。

【図17】

論理構成データ保持用の初期化を行った場合(Cell type D使用)の回路シミュレーションよる端子電位の変化を示す波形図。

【図18】

論理構成データ保持機能を持つ2入力信号用ニューロンMOS回路図。

【図19】

フローティングゲートが基本的初期状態である場合 (Cell type E使用) の回路 シミュレーションよる端子電位の変化を示す波形図。

【図20】

論理構成データ保持用の初期化を行った場合(Cell type F使用)の回路シミュレーションよる端子電位の変化を示す波形図。

【図21】

関数機能構成データ保持機能を持つ2入力信号用ニューロンMOS回路図。

【図22】

論理処理実行中に定常的に制御信号を入力し続ける場合(Cell type G)の回路

シミュレーションよる端子電位の変化を示す波形図。

【図23】

論理構成データ保持用の初期化を行った場合(Cell type H)の回路シミュレーションよる端子電位の変化を示す波形図。

【図24】

ニューロンMOSインバータを有する集積回路において、関数機能構成データを 保持するための制御をブロック分割して行う場合の回路構成図。

【図25】

関数機能構成データ保持機能を持つ2入力信号用ニューロンMOS回路図。

【図26】

図25において制御端子を除去し、制御信号と等価の信号をプリインバータの初期化時に入力する場合を示す回路図。

【図27】

関数を決定するための制御信号と等価の信号をプリインバータの初期化時に入力 信号端子より入力することが可能な回路の回路シミュレーションによる端子電位 の変化を示す波形図。

【図28】

関数又は論理を決める信号の入力を時空間上に展開する概念を説明する図。(a) は複数の信号を同時に異なる端子から入力する場合、(b) は複数の信号を1つの端子上で時分割して入力する場合、(c) は複数の信号を複数の端子上で時分割し分散して入力する場合。

【図29】

(a) 3入力端子を持ち、フローティングゲート端子がNMOSFETによりグランドとの導通、遮断を制御されるニューロンMOSインバータ回路図、(b)は(a)のフローティングゲートfltに接続されている容量を取り出した等価回路図。

【図30】

3入力ニューロンMOSインバータにおいて、1つの入力端子に電源電位を印加 し、フローティングゲートの初期化を行った場合の回路シミュレーションの結果 における各端子電位の波形図。

【図31】

3入力ニューロンMOSインバータにおいて、3つの入力端子に各々電源電位の 5/8、1/4、1/8の電位を印加しフローティングゲートの初期化を行った 場合の回路シミュレーションの結果における各端子電位の波形図。

【図32】

3つの制御信号端子を有するニューロンMOS回路にプリインバータのフローティングゲートを初期化する際に制御信号として多価を用いることで、2値2入力変数の全ての論理関数を実現することが可能である回路図。

【図33】

多値電位生成用のインピーダンス回路網の1例を示す回路図。

【図34】

多値電位生成用のインピーダンス回路網の他の1例を示す回路図。

【図35】

対称関数の場合の回路シミュレーションよる各端子での電位波形図。

【図36】

非対称関数の場合の回路シミュレーションよる各端子での電位波形図。

【図37】

2つの制御信号端子を有するニューロンMOS回路にフローティングゲートを初期化する際に制御信号及び入力信号として多値を用いることで、2値2入力変数の全ての論理関数を実現することが可能である回路図。

【図38】

対称関数の場合の回路シミュレーションよる各端子での電位波形図。

【図39】

非対称関数の場合の回路シミュレーションよる各端子での電位波形図。

【図40】

多値電位入力と印加電位の時間幅制御による2値電位入力がニューロンMOSトランジスタの初期化時に等価とみることが可能であることを示す図で、(a)はニューロンMOSトランジスタの入力部の主要素の等価回路図、(b)は(a)

の等価回路に対して標準的電源電位を用いた場合とその1/2の電源電位を用いた場合の過渡特性図、(c)は1/2の電源電位をある時間保ち続けた時の電源電位と時間の関係図、(d)は標準的電源電位をある時間幅で印加する時の電源電位と時間の関係図。

## 【図41】

2つの入力信号端子と1つの制御信号端子を有するニューロンMOSインバータ 回路図、(a)は図32のプリインバータの1つを取り上げた回路図、(b)は 印加時間を制御された2値電位入力により(a)と同じ機能を持つ回路図。

#### 【図42】

2つの入力信号端子と1つの制御端子を有する図41(a)のニューロンMOS インバータのフローティングゲートの初期化時において異なる値の多値電位を保 持することにより異なる論理を実現可能なことを示す回路シミュレーション結果 における各端子の電位波形図。

## 【図43】

2つの入力信号端子と1つの制御端子を有する図41(b)のニューロンMOS インバータのフローティングゲートの初期化時において、印加電位の時間幅が制 御された2値電位が入力されることにより異なる論理を実現可能なことを示す回 路シミュレーション結果における各端子の電位波形図。

#### 【図44】

多値生成を容易に行うための回路の一例を示す回路図。

#### 【図45】

電位を印加する時間幅制御による2値電位入力により2値2入力変数の全ての論理関数を生成可能なニューロンMOS回路図。

#### 【図46】

電位を印加する時間幅制御による2値電位入力ニューロンMOS回路の回路シミュレーションよる各端子における電位波形図であり、ANDとXOR機能が実現されている例を示す電位波形図。

#### 【図47】

電位を印加する時間幅を制御することにより対称関数機能を実現する、2値電位

を入力信号とするニューロンMOS回路の回路シミュレーションにより求められた各端子の電位波形図。

【図48】

電位を印加する時間幅を制御することにより非対称関数機能を実現する、2値電位を入力信号とするニューロンMOS回路の回路シミュレーションにより求められた各端子の電位波形図。

【図49】

従来公知の4入力LUTによる可変論理部の構成図。

【図50】

従来公知のマルチプレクサを用いた可変論理部の構成図。

【図51】

従来公知のPLAを用いた可変論理部の回路図。

【図52】

相補型ニューロンMOSインバータ回路で(a)レイアウト図、(b)(a)に記載のX-X'での断面図、(c)n入力相補型ニューロンMOSインバータ回路図。

【符号の説明】

 $C_{n1} \sim C_{n3}$  : n型ニューロンMOSトランジスタのゲートオーバ

ラップ容量

C<sub>nc</sub> : ゲートオーバラップ容量

C<sub>ni</sub>: フローティングゲートとグランドを接続するNMO

SFETのドレインと基板(又はウエル)の間の容量

 $C_{p1} \sim C_{p3}$  : p型ニューロンMOSトランジスタのゲートオーバ

ラップ容量

cpal、cnal、cpbl、cnbl、cpc2、cnc2:トランスミッションゲート制御信号端子

ck : NMOSFETゲート電極

cn1、cn2、cp1、cp2 : トランスミッションゲート制御信号端子

ctl[1]~ctl[m] : 制御信号端子

ctl [1a] ~ ctl [ma] : 制御信号端子入力側端子

## 特2000-005942

fgm : メインインバータフローティングゲート端子

fgp[1]~fgp[3]、fgp : プレインバータのフローティングゲート端子

flt[1]~flt[m] : フローティングゲート

init : 初期化信号端子

input [1] ~ input [n] : 入力信号端子

mpreinv[1]~mpreinv[3]: 各プレインバータ出力に対応するメインインバータ

側ゲート端子

nmosp[1]-nmosp[3] : NMOSトランジスタ

output : 出力信号端子

preinv[1]~preinv[3] : プレインバータ


R[1]~R[k] : 抵抗

 $sw[1] \sim sw[k+1]$  , swa , swctl :  $\lambda = \lambda + 1$ 


**TG-A~TG-C** : トランスミッションゲート

# 【書類名】図面


【図1】 図1




【図2】




【図3】



【図4】 図4




【図5】




【図6】

図 6




【図7】




【図8】


図 8




【図9】



【図10】 図10




【図11】




【図12】

図 1 2




【図13】


図 1 3




【図14】 図14




【図15】 図15




【図16】 図16



【図17】 図17




【図18】
図18




【図19】

図 1 9




【図20】 図20




### 【図21】





【図22】 図22



【図23】

図 2 3









図 2 4









【図27】

図 2 7




【図28】




【図29】

図29




【図30】




【図31】

図 3 1




【図32】




【図33】

図 3 3




【図34】

図34




【図35】

図35




【図36】

図36




### 【図37】

図 3 7




【図38】

図 3 8




# 【図39】

図 3 9




【図40】

図40




## 【図41】


図41



【図42】




【図43】 図43




## 【図44】

図44




【図45】

図 4 5




【図46】

図 4 6




### 【図47】

図47




【図48】

図 4 8




### 【図49】

#### 図 4 9




### 【図50】

### 図 5 0




【図51】

図 5 1



【図52】

図 5 2



#### 【書類名】要約書

【課題】論理機能を構成可能な集積回路において、論理関数を実現するための 論理機能構成データを保持するために、従来は多大なメモリ領域を必要とするか 、論理機能の再構成が困難であるかの何れかであった。メモリ領域を低減し、か つ関数機能の再構成を容易にしたプログラマブルハードウエアの提供を目的とし たものである。

【解決手段】ニューロンMOSトランジスタを用いて構成された可変関数機能部において、ニューロンMOSトランジスタのフローティングゲートと入力端子との間の容量に蓄積された電荷量、及びその電荷量の蓄積時におけるフローティングゲートの電位を制御することにより、入力端子よりの入力される関数機能構成データの保持を行う。

【選択図】図4

#### 出願人履歴情報

識別番号

[000004226]

1. 変更年月日

1999年 7月15日

[変更理由]

住所変更

住 所

東京都千代田区大手町二丁目3番1号

氏 名

日本電信電話株式会社